

국 가 기 술 자 격 실 기 시 험 문 제

자격종목	전자기사	[시험 1] 과제명	시뮬레이션
------	------	------------	-------

※문제지는 시험종료 후 본인이 가져갈 수 있습니다.

비번호		시험일시		시험장명	
-----	--	------	--	------	--

※시험시간 : [시험 1] 1시간 30분

1. 요구사항

※ 다음의 요구사항을 시험시간 내에 완성합니다.

가. 도면의 회로도를 이용하여 요구하는 해석을 합니다.

나. 전자카드 소프트웨어에 있는 라이브러리 사용을 원칙으로 하고 필요시 본인이 라이브러리를 작성합니다.

다. 출력되는 시뮬레이션 회로는 다음의 요구사항에 따라 설계합니다.

1) Page size는 A4사이즈로 하고 부품의 배치는 답안지 도면 내용을 참조하여 균형 있게 작성합니다.

2) 타이틀 블록(Title block)의 작성

(1) Title: 시험명과 일시 기재(크기 10)

예) 시뮬레이션, 20XX년 XX월 XX일

(2) Document Number : 자신의 비번호 기재(크기 12)

예) A001

(3) revision : 1.0(크기 10)

3) 사용하지 않는 핀은 no connect 처리합니다.

4) 지정하지 않은 사항은 일반적인 규칙(KS 규격 등)을 적용하여 설계합니다.

라. 시뮬레이션이 완료되면 지급된 이동식 저장매체에 “비번호_1.zip” 으로 프로젝트 폴더를 압축하여 저장 후 회로도, 시뮬레이션 결과 파형(2개: 주파수 및 시간해석)을 각1부 출력하여 [시험1]답안지 2-1, [시험1]답안지 2-2 및 주어진 “수험진행사항 점검표”에 해당 내용을 작성하여 함께 감독위원에게 제출합니다.

마. 기타 요구사항은 감독위원의 지시에 따라 진행합니다.

자격종목	전자기사	[시험 1] 과제명	시뮬레이션
------	------	------------	-------

2. 수험자 유의사항

- 1) 시작 전 간단한 준비동작 후 안전에 유의하여 시험을 진행 합니다.
- 2) 미리 작성된 라이브러리 또는 회로도 등은 일체 사용을 금합니다.
- 3) 감독위원의 지시에 따라 실행 순서를 준수하고, 감독위원의 지시가 있기 전에 전원을 ON-OFF 시키거나 검정용 작업 장치를 임의로 조작하여서는 아니 됩니다.
- 4) 시험 중 이동식 저장장치 등을 주고받는 행위나 시험관련 대화는 부정행위자로 실격 처리하며 시험 종료 후에는 반드시 하드 디스크에서 작업 내용을 삭제하셔야 합니다.
- 5) 만일의 장비고장으로 인한 자료손실을 방지하기 위하여 수시로 저장(Save)하도록 합니다.
- 6) 도면에서 표시되지 않은 규격은 데이터 북에서 가장 적당한 것을 선정하여 해당규격으로 라이브러리의 이름은 자신의 비번호로 명명하고 생성하여 저장하도록 합니다.
(단, 회로설계 작업 폴더명은 자신의 비번호_1로 설정합니다.)
- 7) 시험과 관련된 파일 및 폴더는 zip 압축하여 이동식 저장장치에 저장하고, 감독위원 입회하에 본인이 출력한 출력물과 함께 제출합니다.
(단, 작업의 인쇄 출력물(가로 인쇄기준)에 비번호와 성명을 좌측 하단에 기재한 후 감독위원의 확인(날인)을 꼭 받습니다.)
- 8) 이동식 저장장치에 작업 파일을 제출 후에는 작품의 수정이 불가능하오니 신중하게 작업을 진행한 후 최종 제출바랍니다.
(파일 제출 후의 작품 수정 시에는 부정행위자로 간주하여 실격처리 됩니다.)
- 9) “수험진행사항 점검표” 및 답안은 작성 시 반드시 흑색 필기구만 사용해야 하며, 그 외 연필류, 빨간색, 청색 등 필기구 및 수정테이프(액)를 사용해 작성한 답안은 0점 처리되오니 불이익을 당하지 않도록 유의해 주시기 바랍니다.
- 10) “수험진행사항 점검표” 및 답안 정정 시에는 정정하고자 하는 단어에 두줄(=)을 긋고 다시 작성하시기 바랍니다.
- 11) “수험진행사항 점검표” 를 기재하는 방법은 아래 사항에 따라서 작성합니다.
 - (1) 성명, 비번호, 시행 회차, 시행 일자, 형별, 특이사항을 본인이 작성하여 감독위원에게 확인을 받은 후 제출합니다.
 - (2) “답안지 매수”, “사용프로그램과 버전”은 감독위원의 입회하에 본인이 출력한 후 본인이 출력물 매수, 사용프로그램 및 버전을 확인하여 기재하고, 감독위원에게 확인을 받고 제출합니다.
- 12) 요구한 작업을 완료하고 이동식 저장장치와 인쇄 출력물을 제출할 경우에만 채점대상에 해당됩니다.

자격종목	전자기사	[시험 1] 과제명	시뮬레이션
------	------	------------	-------

- 13) 출력물의 답안 편철을 위하여 회로도면(가로 기준) 좌측하단의 모서리 부분에는 설계를 하지 않도록 합니다.
- 14) 이동식 저장장치에 저장하는 시간은 시험시간에 포함되지 않습니다.
- 15) 답안지에는 문제와 관련 없는 불필요한 낙서나 특이한 기록사항 등을 기재하여서는 안되며, 답안지의 인적사항 기재란 외의 부분에 답안과 관련없는 특수한 표시를 하거나 특정인임을 암시하는 경우 답안지 전체를 0점 처리합니다.
- 16) 다음 사항에 대해서는 채점 대상에서 제외하니 특히 유의하시기 바랍니다.
- 실격
 - 부정행위를 할 경우
 - 기권
 - 수험자 본인이 수험 도중 시험에 대한 포기 의사를 표현하는 경우
- 17) 시험 종료 전 시험이 끝난 수험자는 대기 후 감독위원의 지시에 따라서 다음 시험에 임하도록 합니다.

※ 국가기술자격 시험문제는 저작권법상 보호되는 저작물이고, 저작권자는 한국산업인력공단입니다. 시험문제의 일부 또는 전부를 무단 복제, 배포, (전자)출판하는 등 저작권을 침해하는 일체의 행위를 금합니다.

<국가기술자격 부정행위 예방 캠페인 : “부정행위, 묵인하면 계속됩니다.”>

자격종목	전자기사	[시험 1] 과제명	시뮬레이션
------	------	------------	-------

<< 계산 연습지 >>


국가기술포자격 실기시험 답안지

종목	전자기사	비번호		감독확인	(인)
----	------	-----	--	------	-----

설계 및 동작 요구사항

- 다음 **미분기 회로**를 전자카드 프로그램을 이용하여 작성합니다.
(단, OPAMP의 Supply Voltage = $\pm 15V$ 이며, 종류는 UA741 또는 LM741 사용)
- 전압이득값을 감독위원에게 제시 받습니다.
- 제시 받은 조건에 해당하는 소자 값을 구하여, 아래 표에 작성합니다.
- 1Hz ~ 10MHz까지 주파수 해석을 하여 그 결과 값을 “[시험 1] 답안지 2 - 2”에 그립니다.
(단, 가로축의 스케일은 Logarithmic(Decade)하고, 세로축의 단위는 전압으로 합니다.)
- V_{in} 에 정현파를 인가하여 V_{out} 의 10 ms 까지 과도해석(시간해석)을 하되 마지막 3 주기만 파형이 표시 되게 시뮬레이션하고, 입력 및 출력 결과파형을 “[시험 1] 답안지 2 - 2”에 그립니다.
(단, 입력 정현파의 주파수는 1kHz, offset 전압은 0V, 최대전압은 0.01V 이며, 해당 주파수에서 미분이 가능하여야 한다.)

참조번호	값	참조번호	값
R_1		C_1	
R_2		C_2	
조건			
전압이득[감독위원제시]		감독 확인	(인)



국가기술훈자격 실기시험 답안지

종목	전자기사	비번호		감독확인	(인)
----	------	-----	--	------	-----

- ※ 주파수해석 및 시간해석의 파형을 검정색 필기구로 기록하시오
- ※ 두해석에 대해 가로축/세로축 단위 및 3개 이상의 주요 그리드값을 기록하시오.
- ※ 시간해석시 입력은 사인파로 인가하시고, 출력파형은 제시한 조건을 적용하여 시뮬레이션을 진행하시오.

[주파수해석] 주파수해석에 대한 파형을 기록 하시오.

감독위원확인:

[시간해석] 시간해석에 대한 파형을 기록 하시오.

Vin

Vout

위상차 = []

진폭 = []

감독위원확인:

국 가 기 술 자 격 실 기 시 험 문 제

자격종목	전자기사	[시험 2] 과제명	패턴설계
------	------	------------	------

※문제지는 시험종료 후 본인이 가져갈 수 있습니다.

비번호		시험일시		시험장명	
-----	--	------	--	------	--

※시험시간 : [시험 2] 5시간

1. 요구사항

※ 다음의 요구사항을 지급(지참)된 소프트웨어를 사용하여 시험시간 내에 완성합니다.

과제1 : 회로설계(Schematic)

가. 주어진 회로를 확인하고, 지급된(본인이 지참한) 전자캐드 소프트웨어를 사용하여 회로(Schematic)를 설계합니다.

나. 지급된 소프트웨어에 있는 라이브러리를 사용하며, 그 외 필요한 라이브러리는 본인이 생성합니다.

다. 수험자의 회로설계 작업 파일폴더 및 파일명은 자신의 비번호로 설정하여 아래의 요구사항에 준하여 회로를 설계합니다.

1) Page size는 A4 (297 mm × 210 mm)로 균형 있게 작성합니다.

2) 타이틀 블록(Title block)의 작성

가) Title : 시험명과 일자 기재(크기 14)

예) 패턴설계, 20XX.XX.XX.

나) Document Number : 자신의 비번호 기재(크기 12)

예) A001

다) Revision : 1.0(크기 7)

3) 사용하지 않는 부품 및 핀들은 설계규칙 검사 시 에러를 유발하지 않도록 처리합니다.

4) 지정하지 않은 설계조건은 일반적인 설계규칙(KS규격 등)을 적용하여 설계하며, 설계규칙 검사항목은 기본 값을 사용합니다.

5) 설계가 완료되면 설계도면과 PCB 설계를 위한 파일(네트리스트 등)을 생성합니다.

6) 새로운 부품(part) 작성 시 라이브러리의 이름은 자신의 비번호로 명명하고, 반드시 생성한 라이브러리 안에 저장합니다.

라. 지급된 소프트웨어에 있는 ERC(Electronic Rule Check) 검사 기능을 이용하여 회로 설계규칙의 위반 유무를 감독위원회에 확인을 받은 후, 설계규칙의 위반사항이 없을 시에는 다음 순서의 작업을 진행하도록 하고, ERC 검사를 받지 아니한 경우 또는 ERC 검사를 통과하지 못한 경우 실격으로 처리됩니다.


(단, 검사한 로그 파일은 디스크(HDD)에 저장합니다.)

자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

- 마. 에러가 있는 경우 해당 지점의 부분을 수정하여 감독위원에게 재확인을 받습니다.
- 바. ERC(Electronic Rule Check) 검사에서는 전기적인 선결선 상태, 전원 연결 상태, 부품의 연결 상태 등의 규칙을 검사하는 과정입니다. 이 검사를 통과한 후, PCB 설계 시 풋프린트(Foot Print)가 정상적으로 입력된 상태에서 PCB 설계로 그 정보가 정확하게 넘어간 경우 전자캐드 소프트웨어를 사용하여 인쇄회로기판(PCB)을 설계합니다.
- 사. 설계가 완료된 회로도면은 시험의 종료 전까지 프린터로 제시된 용지의 규격과 동일하게 본인이 출력하여 제출합니다.

과제2 : PCB 설계(Layout)

- 가. 과제 1에서 설계한 회로(Schematic)를 분석하여, 지급된(본인이 지참한) 전자캐드 소프트웨어를 사용하여 인쇄회로기판(PCB)을 설계합니다.
- 나. 부품은 지급된 소프트웨어에서 제공하는 기본 라이브러리 부품을 사용하고, 그 외 부품은 제공된 데이터시트를 참고하여 본인이 부품을 생성합니다.
- 다. 수험자가 작성한 부품은 자신의 비번호로 명명한 라이브러리 파일 안에 저장합니다.
- 라. 수험자의 PCB 설계 작업 파일폴더 및 파일명은 자신의 비번호로 설정하여 아래의 요구사항에 준하여 PCB를 설계합니다.
- 1) 설계 환경 : 양면 PCB (2-Layer)
 - 2) 보드 사이즈 : 50mm(가로) X 50mm(세로)
- (치수보조선을 이용하여 보드사이즈를 실크스크린 레이어에 표시하여야 하며, 실크스크린 이외의 레이어에 표시한 경우 실격 처리됩니다.)
- 가) 보드 외곽선 모서리는 아래 그림과 같이 라운드 처리 합니다.
- 나) J1, J2 커넥터의 위치는 배선연결 시 어려움이 없도록 아래 보드를 참고하여 설정합니다.



자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

3) 부품 배치 : 주요 부품은 다음 그림과 같이 배치하고, 그 외는 임의대로 배치합니다.

가) 특별히 지정하지 않은 사항은 일반적인 PCB 설계규칙에 준하며, 설계단위는 mm입니다.

나) 부품은 TOP LAYER에만 실장하며, 부품의 실장 시 IC와 LED 등 극성이 있는 부품은 가급적 동일 방향으로 배열하도록 하고, 이격거리를 계산하여 배치합니다.


4) 부품의 생성

가) 전자카드 소프트웨어에서 제공하는 라이브러리를 사용하되 필요 시에는 부품을 작성하도록 하며, 부품의 생성 시 각 부품의 데이터에서 제공하는 규격에 맞게 작성합니다.


나) 제공된 부품도를 참고하여 정확한 부품을 사용합니다.


다) 풋 프린터(Foot Print)작성 시 데이터시트를 참조하여 MIN~MAX 사이의 값으로 사용합니다.

부품명	단자 접속도 (단위 : mm)							
Electrolytic Capacitors (CT3216)	DIMENSIONS in inches [millimeters]							
	CASE CODE	EIA SIZE	L	W	H	P	Tw	Th (MIN.)
	A	3216-18	0.126 ± 0.008 [3.2 ± 0.20]	0.063 ± 0.008 [1.6 ± 0.20]	0.063 ± 0.008 [1.6 ± 0.20]	0.031 ± 0.012 [0.80 ± 0.30]	0.047 ± 0.004 [1.2 ± 0.10]	0.028 [0.70]
	B	3528-21	0.138 ± 0.008 [3.5 ± 0.20]	0.110 ± 0.008 [2.8 ± 0.20]	0.075 ± 0.008 [1.9 ± 0.20]	0.031 ± 0.012 [0.80 ± 0.30]	0.087 ± 0.004 [2.2 ± 0.10]	0.028 [0.70]
	C	6032-28	0.236 ± 0.012 [6.0 ± 0.30]	0.126 ± 0.012 [3.2 ± 0.30]	0.098 ± 0.012 [2.5 ± 0.30]	0.051 ± 0.012 [1.3 ± 0.30]	0.087 ± 0.004 [2.2 ± 0.10]	0.039 [1.0]
	D	7343-31	0.287 ± 0.012 [7.3 ± 0.30]	0.169 ± 0.012 [4.3 ± 0.30]	0.110 ± 0.012 [2.8 ± 0.30]	0.051 ± 0.012 [1.3 ± 0.30]	0.094 ± 0.004 [2.4 ± 0.10]	0.039 [1.0]
	E	7343-43	0.287 ± 0.012 [7.3 ± 0.30]	0.169 ± 0.012 [4.3 ± 0.30]	0.157 ± 0.012 [4.0 ± 0.30]	0.051 ± 0.012 [1.3 ± 0.30]	0.094 ± 0.004 [2.4 ± 0.10]	0.039 [1.0]


부품명	단자 접속도 (단위 : mm)																																		
SCHOTTKY DIODE (SMA)																																			
	<table><tr><th colspan="3">SMA</th></tr><tr><th>Dim</th><th>Min</th><th>Max</th></tr><tr><td>A</td><td>2.29</td><td>2.92</td></tr><tr><td>B</td><td>4.00</td><td>4.60</td></tr><tr><td>C</td><td>1.27</td><td>1.63</td></tr><tr><td>D</td><td>0.15</td><td>0.31</td></tr><tr><td>E</td><td>4.80</td><td>5.59</td></tr><tr><td>G</td><td>0.05</td><td>0.20</td></tr><tr><td>H</td><td>0.76</td><td>1.52</td></tr><tr><td>J</td><td>1.96</td><td>2.40</td></tr><tr><td colspan="3">All Dimensions in mm</td></tr></table>			SMA			Dim	Min	Max	A	2.29	2.92	B	4.00	4.60	C	1.27	1.63	D	0.15	0.31	E	4.80	5.59	G	0.05	0.20	H	0.76	1.52	J	1.96	2.40	All Dimensions in mm	
SMA																																			
Dim	Min	Max																																	
A	2.29	2.92																																	
B	4.00	4.60																																	
C	1.27	1.63																																	
D	0.15	0.31																																	
E	4.80	5.59																																	
G	0.05	0.20																																	
H	0.76	1.52																																	
J	1.96	2.40																																	
All Dimensions in mm																																			

자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

부품명	단자 접속도 (단위 : mm)						
RES CAP (1005, 1608)							
	(mm)	(inch)	L	W	t	a	b
	1005	0402	1.0 ± 0.05	0.5 ± 0.05	0.35 ± 0.05	0.2 ± 0.1	$0.25^{+0.05}_{-0.1}$
	1608	0603	1.6 ± 0.1	0.8 ± 0.1	0.45 ± 0.1	0.3 ± 0.2	0.3 ± 0.2

부품명	단자 접속도 (단위 : mm)
AD8221AR (SO-8)	 <p>COMPLIANT TO JEDEC STANDARDS MS-012-AA CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.</p> <p><i>Figure 55. 8-Lead Standard Small Outline Package [SOIC_N] Narrow Body (R-8) Dimensions shown in millimeters and (inches)</i></p>



자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------



부품명

단자 접속도 (단위 : mm)

KTA1504S
(SOT-23)



DIM	MILLIMETERS
A	2.93±0.20
B	1.30+0.20/-0.15
C	1.30 MAX
D	0.45+0.15/-0.05
E	2.40+0.30/-0.20
G	1.90
H	0.95
J	0.13+0.10/-0.05
K	0.00 ~ 0.10
L	0.55
M	0.20 MIN
N	1.00+0.20/-0.10
P	7°

1. EMITTER

2. BASE

3. COLLECTOR

자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

부품명

단자 접속도 (단위 : mm)

2N7002K
(SOT-23)

SOT-23 (TO-236): 3-LEAD

The diagram illustrates the mechanical specifications of an SOT-23 (TO-236) 3-lead package. It includes three views: a top view, a side view, and a detail view of the lead profile.

- Top View:** Shows the package footprint with dimensions b (lead width), 3 (body width), 1 and 2 (lead positions), E_1 (body length), E (total length), S (lead spacing), e (lead pitch), and e_1 (body pitch).
- Side View:** Shows the package height with dimensions A (total height), A_1 (lead height), and A_2 (body height). It also shows the D (body width) and C (lead thickness) dimensions. A "Seating Plane" is indicated.
- Detail View:** Shows the lead profile with dimensions C (lead thickness), q (lead angle), L (lead length), and L_1 (lead width). A "Gauge Plane" and "Seating Plane" are also indicated.

Specific lead profile dimensions are noted as 0.10 mm and 0.004° for the lead thickness and angle, and 0.25 mm for the gauge plane thickness.





Dim	MILLIMETERS		INCHES	
	Min	Max	Min	Max
A	0.89	1.12	0.035	0.044
A ₁	0.01	0.10	0.0004	0.004
A ₂	0.88	1.02	0.0346	0.040
b	0.35	0.50	0.014	0.020
c	0.085	0.18	0.003	0.007
D	2.80	3.04	0.110	0.120
E	2.10	2.64	0.083	0.104
E ₁	1.20	1.40	0.047	0.055
e	0.95 BSC		0.0374 Ref	
e ₁	1.90 BSC		0.0748 Ref	
L	0.40	0.60	0.016	0.024
L ₁	0.64 Ref		0.025 Ref	
S	0.50 Ref		0.020 Ref	
q	3°	8°	3°	8°

ECN: S-03946-Rev. K, 09-Jul-01
DWG: 5479

부품명

단자 접속도 (단위 : mm)

TC4423
(SO-16WB)




Units		INCHES*			MILLIMETERS		
Dimension Limits		MIN	NOM	MAX	MIN	NOM	MAX
Number of Pins	n		16			16	
Pitch	p		.050			1.27	
Overall Height	A	.093	.099	.104	2.36	2.50	2.64
Molded Package Thickness	A2	.088	.091	.094	2.24	2.31	2.39
Standoff §	A1	.004	.008	.012	0.10	0.20	0.30
Overall Width	E	.394	.407	.420	10.01	10.34	10.67
Molded Package Width	E1	.291	.295	.299	7.39	7.49	7.59
Overall Length	D	.398	.406	.413	10.10	10.30	10.49
Chamfer Distance	h	.010	.020	.029	0.25	0.50	0.74
Foot Length	L	.016	.033	.050	0.41	0.84	1.27
Foot Angle	φ	0	4	8	0	4	8
Lead Thickness	c	.009	.011	.013	0.23	0.28	0.33
Lead Width	B	.014	.017	.020	0.36	0.42	0.51
Mold Draft Angle Top	α	0	12	15	0	12	15
Mold Draft Angle Bottom	β	0	12	15	0	12	15

* Controlling Parameter
§ Significant Characteristic

Notes:
Dimensions D and E1 do not include mold flash or protrusions. Mold flash or protrusions shall not exceed .010" (0.254mm) per side.
JEDEC Equivalent: MS-013
Drawing No. C04-102

자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------



자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

5) 네트(NET)의 폭(두께) 설정

가) 정의된 네트의 폭에 따라 설계하시오.

네트명	두께
+15V, -15V, GND	0.5mm
그 외	0.3mm

6) 배선(Routing)

가) 배선은 양면 모두에서 진행하되 자동배선(Auto routing)은 사용할 수 없으며, **자동배선 시 실격 처리** 됩니다.

나) 배선경로는 최대한 짧게 하되 100% 배선하며, 직각배선은 하지 않도록 합니다.

7) 기구 홀(Mounting Hole)의 삽입

가) 보드 외곽의 네 모서리에 직경 3Φ의 기구 홀을 삽입하되 각각의 모서리로부터 4mm 떨어진 지점에 배치하고(위 부품배치 그림 참고), 비전기적(Non-Electrical) 속성으로 정의하며, 기구 홀의 부품 참조 값은 삭제합니다.

8) 실크데이터 (Silk data)

가) 실크데이터의 부품 번호는 한 방향으로 보기 좋게 정렬하고, 불필요한 데이터는 삭제합니다.

나) 다음의 내용을 보드 상단 중앙에 위치시킵니다.

(CONTROL BOARD)

(line width : 0.25mm , height : 2mm)

9) 카퍼(Copper Pour)의 설정

가) 보드의 카퍼 설정은 Bottom Layer에만 GND 속성의 카퍼 처리를 하되, 보드 외곽으로부터 0.1mm 이격을 두고 실시하며, 모든 네트와 카퍼와의 이격거리(Clearance)는 0.5mm, 단열판과 GND 네트 사이 연결선의 두께는 0.5mm로 설정합니다.

10) 비아(Via)의 설정

비아의 종류	속성	
	드릴 홀 크기(hole size)	패드 크기(pad size)
Power Via (전원선 연결)	0.4 mm	0.8 mm
Stadard Via (그 외 연결)	0.3 mm	0.6 mm

11) DRC(Design Rule Check)

가) 모든 조건은 default 값(Clearance : 0.254mm)에 위배되지 않아야 합니다. PCB 설계규칙의 위반사항이 없을 시에는 다음 순서의 작업을 진행하도록 하고, **DRC 검사를 받지 아니한 경우 또는 검사를 통과하지 못한 경우 실격처리** 됩니다.

(단, 검사한 로그 파일은 디스크(HDD)에 저장합니다.)

12) PCB 제조에 필요한 데이터의 생성

가) 양면 PCB 제조에 필요한 데이터 파일(거버 데이터(RS274-X) 등)을 빠짐없이 생성하고 저장장치(HDD)에 비번호로 저장한 폴더 및 작업한 파일을 저장합니다.

나) 지급된 소프트웨어에 있는 DRC(Design Rule Check) 이용하여 PCB의 설계규칙 여부를 감독위원에게 확인받고, 이동식 저장장치에 작업한 폴더를 저장하여 감독위원 PC로 이동합니다. **(이동식 저장장치에 작업 파일을 제출 후에는 작품의 수정이 불가능하니 신중하게 작업 후 최종 제출하여야 하며, 파일 제출 후 작품 수정 시에는 부정행위자로 간주하여 실격처리 됩니다.)**

다) 작품 출력 시에는 감독위원이 입회하고 수험자는 회로도 및 PCB 제조에 필요한 데이터 파일(거버 데이터 등)을 실물(1:1)과 같은 크기로 출력합니다.

(실물과 다르게 출력한 경우 실격처리)

마. 에러가 있는 경우 해당 지점의 부분을 수정하여 감독위원에게 재확인을 받습니다.

바. 데이터 시트(특히 데이터 시트가 필요한 경우에 제공)를 참고하여 설계합니다.

자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

2. 수험자 유의사항

- 1) 미리 작성된 라이브러리 또는 회로도 등은 일체 사용을 금합니다.
- 2) 감독위원의 지시에 따라 실행 순서를 준수하고, 감독위원의 지시가 있기 전에 전원을 ON-OFF 시키거나 검정시스템을 임의로 조작하여서는 아니 됩니다.
- 3) 시험 중 이동식 저장장치 등을 주고받는 행위나 시험관련 대화는 부정행위자로 실격 처리하며 시험 종료 후 수험자의 PC에서 진행한 작업 내용을 삭제해야 합니다.
- 4) 출력물을 확인하여 동일 작품이 발견될 경우 모두 부정행위자로 간주하여 실격처리 됩니다.
- 5) 만일의 장비고장 또는 정전으로 인한 자료손실을 방지하기 위하여 수시로 저장(Save)합니다.
- 6) 도면에서 표시되지 않은 규격은 데이터 북에서 가장 적당한 것을 선정하여 해당규격으로 생성하고 라이브러리의 이름은 자신의 비번호로 명명하여 저장합니다.
- 7) 수험자의 회로설계, PCB 설계 작업 폴더명은 자신의 비번호로 설정해서 작업을 진행합니다.
- 8) 회로설계, PCB 설계 작업 시 ERC 또는 DRC 검사는 감독위원에게 반드시 확인을 받습니다.
(각 과제에 해당하는 검사를 받지 아니한 경우 또는 통과하지 못한 경우 실격처리 되고, 검사한 로그 파일은 디스크에 저장하여 최종 제출 시 함께 저장하여 제출토록 합니다.)
- 9) 시험과 관련된 파일 및 폴더는 이동식 저장장치에 저장하고, 감독위원 입회하에 본인이 출력한 출력물과 함께 제출합니다.
(단, 작업의 인쇄 출력물(가로 인쇄기준)마다 수험번호와 성명을 좌측 하단에 기재한 후 감독위원의 확인(날인)을 꼭 받습니다.)
- 10) 이동식 저장장치에 작업 파일을 제출한 후에는 작품의 수정이 불가능하니 신중하게 작업 후 최종 제출바랍니다.
(파일 제출 후의 작품 수정 시에는 부정행위자로 간주하여 실격처리 됩니다.)
- 11) 답안 출력이 완료되면 “수험진행사항 점검표”의 답안지 매수란에 수험자가 매수를 확인하여 기록하고, 감독위원의 확인을 꼭 받습니다.
- 12) 수험진행사항 점검표 작성은 검정색 필기구만 사용해야 하며, 그 외 연필류, 빨간색, 청색 등 필기구 및 수정액을 사용하여 작성한 수험진행사항 점검표는 0점 처리되오니 불이익을 당하지 않도록 유의해 주시기 바랍니다.
- 13) 수행진행사항 점검표 정정 시에는 정정하고자 하는 단어에 두 줄(=)을 긋고 다시 작성하시기 바랍니다.
- 14) 요구한 작업을 완료한 후 이동식 저장장치에 작업 파일을 제출하고, 인쇄 출력물을 지정된 순서(회로도면, 실크면, TOP면, BOTTOM면, Solder Mask TOP면, Solder Mask BOTTOM면, Drill Draw)에 의거 편철하여 제출한 경우에만 채점대상에 해당됩니다.
- 15) 출력물의 답안 편철을 위하여 회로도면(가로 기준) 좌측하단의 모서리 부분에는 설계를 하지 않습니다.
- 16) 이동식 저장장치에 작업한 폴더의 저장시간과 작품의 출력시간은 시험시간에 포함되지 않습니다.
- 17) 수험자는 작업 전에 간단한 몸 풀기 운동을 실시 후에 시험에 임합니다.
- 18) 시험 과제의 회로도는 정상 동작과는 무관함을 알려드립니다.
(패턴설계의 수행 능력을 판단하기 위해서 회로도를 임의로 구성한 것입니다.)
- 19) 다음 <채점 제외(불합격 처리) 대상>에 해당하는 작품은 채점하지 아니하고 불합격 처리합니다.

자격종목	전자기사	[시험 2] 과제명	패턴 설계
------	------	------------	-------

<채점 제외(불합격 처리) 대상>

가. 기권

- 1) 과제 진행 중 수험자 스스로 작업에 대한 포기의사를 표현한 경우

나. 실격

- 1) 수험자가 기계조작 미숙 등으로 계속 작업 진행 시 본인 또는 타인의 인명이나 재산에 큰 피해를 가져올 수 있다고 감독위원이 판단할 경우
- 2) 부정행위의 작품일 경우
- 3) ERC(Electronic Rule Check) 또는 DRC(Design Rule Check) 검사를 받지 않은 경우 또는 통과하지 못한 경우
- 4) PCB 설계 시 자동 배선을 한 경우

다. 미완성

- 1) 시험시간 내에 미완성된 작품일 경우
- 2) 설계 완성도가 0인 경우
 - 가) 회로설계(Schematic)에서 부품 배치 및 네트 연결이 미완성인 경우
 - 나) PCB 설계에서 부품 배치 및 배선이 미완성인 경우
- 3) 출력하지 못한 경우
 - 가) 회로도 출력하지 못한 경우
 - 나) PCB 제조에 필요한 거버 데이터(Gerber Data)를 1개 이상 출력하지 못한 경우

라. 오작

- 1) 회로설계(Schematic) 요구조건과 다른 경우
 - 가) 접점이 누락된 경우
 - 나) 네트가 누락된 경우
 - 다) 네트 연결이 잘못된 경우
 - 라) 부품이 누락된 경우
- 2) PCB 설계(Layout) 요구조건과 다른 경우
 - 가) 설계 레이어(2-LAYER)가 다른 경우
 - 나) 보드 크기가 다른 경우
 - 다) 부품이 초과하거나 누락된 경우
 - 라) 고정부품 배치가 정확하지 않는 경우
 - 마) 카퍼(동박)가 누락된 경우
 - 바) 보드사이즈를 지정된 레이어에 생성하지 않은 경우
 - 사) 실크데이터를 지정된 레이어에 생성하지 않은 경우
 - 아) 거버 데이터(Gerber Data)를 실물(1:1)로 출력하지 않은 경우
- 3) 출력 결과물(데이터)을 이용하여 PCB 및 제품의 제조 시 불량 원인이 되는 경우
 - 가) PCB 외곽선 정보가 누락된 경우
 - 나) 각종 실크데이터(Silk Data)와 패드가 겹치는 경우
 - 다) 부품 데이터와 핀의 배열이 다른 경우
 - 라) 부품 또는 PCB에 전원 공급이 되지 않는 경우

※ 국가기술자격 시험문제는 저작권법상 보호되는 저작물이고, 저작권자는 한국산업인력공단입니다. 시험문제의 일부 또는 전부를 무단 복제, 배포, (전자)출판하는 등 저작권을 침해하는 일체의 행위를 금합니다.


<국가기술자격 부정행위 예방 캠페인 : “부정행위, 묵인하면 계속됩니다.”>

[공개]

3. 도면

1

자격종목	전자기사	[시험 2] 과제명	패턴 설계	척도	NS
------	------	------------	-------	----	----



4. 지급재료 목록		자격종목	전자기사		
일련 번호	재 료 명	규 격	단위	수 량	비 고
1	이동식 저장장치	16G 이상	개	1	
2	프린터 용지	A4	묶음	1	검정실당
3	프린터 카트리지 잉크	시험장 프린터 규격	개	1	검정실당
4					
5					
6					
7					
8					
9					
10					
11					
12					
13					
14					
15					
16					
17					
18					
19					
20					