아날로그 부대역 선택 루프를 이용한 위상 고정 루프

저작시기 2012.08 |등록일 2013.03.05 파일확장자어도비 PDF (pdf) | 9페이지 | 가격 6,000원
다운로드
장바구니관심자료
상세신규 배너

* 본 문서는 배포용으로 복사 및 편집이 불가합니다.

서지정보

발행기관 : 대한전자공학회 수록지정보 : 전자공학회논문지-SD / 49권 / 8호
저자명 : 이상기, 최영식

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안한 위상 고정 루프
Ⅲ. 잡음 해석
Ⅳ. 회로 설계
Ⅴ. 시뮬레이션
Ⅵ. 결론
감사의 글
참고문헌
저자소개

한국어 초록

이 논문에서는 기존의 위상고정루프에 아날로그 회로 부대역 선택 루프를 추가한 위상고정 루프 회로를 제안한다. 제안한 구조는 위상고정이 안된 상태 에서는 아날로그 부대역 선택 루프를 통해 빠르게 위상고정 상태에 근접하고, 위상고정이 된 상태에서는 위상 잡음 제거에 유리한 미세 루프로 동작한다. 주파수 전압 변환기를 도입하여 안정성을 증가시키고 잡음도 더 제거 하였다. 제안한 위상 고정 루프는 0.18㎛ CMOS 공정을 사용 하여 HSPICE 시뮬레이션을 통해 예측되는 결과를 검증하였다.

영어 초록

In this paper, a novel phase locked loop has been proposed using an analog band-selection loop. When the PLL is out-lock, the PLL has a fasting locking characteristic with the analog band-selection loop. When the PLL is near in-lock, the bandwidth becomes narrow with the fine loop. A frequency voltage converter is introduced to improve a stability and a phase noise performance. The proposed PLL has been designed based on a 1.8V 0.18㎛ CMOS process and proved by HSPICE simulation.

참고 자료

없음
  • 구매평가(0)
  • 구매문의(0)
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.

      찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

      상세하단 배너
      우수 콘텐츠 서비스 품질인증 획득
      최근 본 자료더보기
      상세우측 배너
      아날로그 부대역 선택 루프를 이용한 위상 고정 루프
      페이지
      만족도 조사

      페이지 사용에 불편하신 점이 있으십니까?

      의견 보내기