병렬 CRC 생성 방식을 활용한 BCH 코드 복호기 설계 (Design of BCH Code Decoder using Parallel CRC Generation)

서지정보

· 발행기관 : 한국전자통신학회
· 수록지 정보 : 한국전자통신학회 논문지 / 13권 / 2호 / 333 ~ 340페이지
· 저자명 : 갈홍주, 문현찬, 이원영

초록

본 논문은 parallel CRC 생성 방식을 적용한 BCH 코드 디코더를 소개한다. 기존에 사용되는 병렬 신드롬 생성기로 LFSR(linear feedback shift register)을 변형한 방식을 사용하면 짧은 길이의 코드에 적용하는 데 많은 면적을 차지한다. 제안하는 디코더는 짧은 길이의 부호의 복호화를 위해 병렬 CRC(cyclic redundancy check)에서 체크섬을 계산하는 데 사용되는 방식을 활용하였다. 이 방식은 병렬 LFSR과 비교해 중복된 xor연산을 제거해 최적화된 조합회로로 크기가 작고 짧은 전파지연을 갖는다. 시뮬레이션 결과 기존 방식 대비 최대 2.01ns의 지연시간 단축 효과를 볼 수 있다. 제안하는 디코더는 0.35-μm CMOS 공정을 이용하여 설계하고 합성되었다.

영어초록

This paper introduces a BCH code decoder using parallel cyclic redundancy check (CRC) generation. Using a conventional parallel syndrome generator with a linear feedback shift register (LFSR), it takes up a lot of space for a short code. The proposed decoder uses the parallel CRC method that is widely used to compute the checksum. This scheme optimizes the a syndrome generator in the decoder by eliminating redundant xor operation compared with the parallel LFSR and thus minimizes chip area and propagation delay. In simulation results, the proposed decoder has accomplished propagation delay reduction of 2.01 ns as compared to the conventional scheme. The proposed decoder has been designed and synthesized in 0.35-μm CMOS process.

참고자료

· 없음