Design of a ‘InGaAsP Multi Quantum Wells Laser Diode’ and ‘10Gbps clock and data recovery’ circuit Pspice

목차

1. 서론

2. InGaAsP Multi Quantum Wells Laser Diode
1) Laser Diode 구조 및 동작원리
2) InGaAsP MQW LD 설계

3. 10Gbps clock and data recovery
1) 클럭 / 데이터 복원회로(CDR)
2) 10Gbps CDR 설계

4. 전체 회로 설계 및 시뮬레이션
1) InGaAsP MQW LD
2) 10Gbps CDR

5. 분석 및 결론
1) InGaAsP MQW LD
2) 10Gbps CDR

6. 참고문헌

본문내용

<국문요약>
본 논문에서는 전류를 주입함으로써 발생한 빛이 증폭되어 발광하는 레이저 다이오드와GHz 대역의 고속 클락 신호를 필요로 하는 데이터 통신 시스템 분야에 응용 가능한 클락 및 데이터 복원회로를 제안한다. 제안된 레이저 다이오드는 Multi Quantum Wells 구조를 통해 발광효율이 증가시켜 더 나은 성능을 가지게끔 고려하였다. 소자재료로는 InGaAlP를 선택하였는데, AlGaAs보다 Q-factor 값이 좋게 나오며 천이확률(전류가 빛으로 변하는 확률)도 LSI 및 Tr, Di 등에 사용되는 Si보다 좋기에 이를 감안하였다. 설계한 레이저 다이오드의 출력전압 값은 22mV~1.2V, 주파수는 내장된 PRBS 발진기를 통해 1~10Gbps의 랜덤 펄스를 내보낼 수 있다. 제안된 클락 및 데이터 복원회로는 고속 데이터 전송 시 주요 잡음원인이 되는 high frequency jitter를 방지하기 위해 각 부품 간의 호환을 고려하였으며, 항상 최적의 동작을 수행할 수 있게 빠른 locking time을 가진다. PD는 기초적인 구조인 Hogge PD를 통해 jitter 영향에 덜 민감하게 하였고, Charge Pump는 Current mirror 구조를 통해 안정적인 전류 공급이 가능하며, 윗 단 구조 변형을 통해 Vdd리플값을 제거하도록 고려하였다. VCO는 일반적으로 사용되는 링-발진기를 응용하여 설계하였는데, 이를 토대로 복원회로는 앞에서 제시한 레이저 다이오드의 출력 펄스를 입력으로 받을 시 1.8Gbps에서 최대10Gbps로 클락 및 데이터 복원이 가능하다.

참고 자료

Yi Jong Chang, 광통신 및 광전자 연구실, “Fiberoptic Communication Networks”
B. Razavi, "A 2-GHz 1.6-mW Phase-Locked Loop, IEEE Journal of
Solid-State Circuits," vol. 32, no. 5, pp. 730-735, 1997.
Philipus Oh, Win Chaivipas, Akira Matsuzawn, “A study on Full Digital Clock Data Recovery”
YIREN, “Design of a clock and data recovery circuit in 65 NM technology”
Sagar Waghela, San Jose State University, “PLL based CDR using Calibrated Delay Flip Flop”
F.M. Gardner, "Chaarge-pump phase-locked loop," IEEE Trans. Comm.,
vol. 28, pp. 1849-1858, 1980.
Andrey Martchosrky, “Clock and Data Recovery”