총 302개
-
(A+ 자료) C언어 계산기 전체 코드 및 완벽 정리 보고서2025.04.261. C 언어 계산기 이 자료는 C 언어로 구현된 계산기 프로그램의 전체 코드와 상세한 설명을 제공합니다. 계산기는 덧셈, 뺄셈, 곱셈 연산을 지원하며, 큰 숫자와 소수점 연산도 가능합니다. 코드는 잘 구조화되어 있으며, 각 함수의 역할과 동작 과정이 자세히 설명되어 있습니다. 이 자료를 통해 C 언어 프로그래밍과 알고리즘 설계 능력을 향상시킬 수 있습니다. 1. C 언어 계산기 C 언어 계산기는 프로그래밍 입문자들에게 매우 유용한 도구입니다. 기본적인 산술 연산을 수행할 수 있는 이 계산기는 프로그래밍 개념을 이해하고 연습하는 데...2025.04.26
-
다항식 연산 구현: 추가, 덧셈, 비교, 출력2025.11.121. 다항식 자료구조 다항식을 표현하기 위한 두 가지 자료구조 방식이 제시된다. 첫 번째는 차수(degree)와 계수 배열(coef)을 포함하는 구조체로, 최대 차수 101까지 지원한다. 두 번째는 계수와 지수 쌍을 저장하는 terms 배열 방식으로, 희소 다항식 표현에 효율적이다. 두 방식 모두 다항식의 항들을 체계적으로 관리하고 연산을 수행하기 위한 기본 구조를 제공한다. 2. 다항식 덧셈 알고리즘 두 다항식 A와 B를 더하는 poly_add1 함수는 각 다항식의 차수를 비교하며 진행한다. 차수가 높은 항부터 결과 다항식에 복사...2025.11.12
-
디지털 논리실험 5주차 예비보고서2025.05.061. 전가산기 전가산기는 뒷자리에서 올라온 자리 올림수 을 포함하여 1 Bit 이진수 3개의 덧셈을 연산하여 합인 ∑ 과 자리 올림인 을 출력하는 장치이다. 입력 값 중 1이 홀수 개이면 ∑ 는 1, 짝수 개이면 0이 됨을 확인할 수 있다. 또한 1이 두 개 이상일 때 C 는 1, 나머지 경우에는 0을 출력한다. 2. 반가산기 반가산기는 1비트 이진수 2개의 덧셈을 연산하여 합(Sum)과 자리올림 캐리(Carry)를 출력하는 장치이다. ∑ ′ ′ ⊕ 이고 ∙ 이므로 A와 B가 모두 0일 때는 합과 캐리가 모두 0, ...2025.05.06
-
덧셈 회로(ADDER) 실험 결과보고서2025.11.161. Half Adder(반가산기) TTL IC 7400 NAND gate와 TTL IC 7486 XOR gate를 사용하여 구성한 반가산기 실험. 두 개의 입력(A, B)에 대해 합(S)과 자리올림(C)을 출력. 진리표에 따라 A와 B의 합이 0이면 S=0, C=0; 1이면 S=1, C=0; 2이면 S=0, C=1의 결과를 얻음. 실험 결과가 이론값과 일치함을 확인. 2. Full Adder(전가산기) 두 개의 Half Adder와 TTL IC 7432 OR gate를 조합하여 구성한 전가산기 실험. 세 개의 입력(A, B, 이전...2025.11.16
-
화폐 활용하기: 다른 가격의 상품 구입하기2025.11.171. 화폐 개념 및 가격 이해 학생들이 물건의 가격을 정확히 파악하고 인식하는 능력을 개발하는 것을 목표로 합니다. 책갈피, 참고서, 옷 등 다양한 상품의 가격을 제시하고 학생들이 각 물건의 개별 가격을 파악할 수 있도록 지도합니다. 이를 통해 실생활에서 화폐의 가치와 상품의 가격 관계를 이해하게 됩니다. 2. 덧셈을 통한 총액 계산 두 개 이상의 물건을 구매할 때 각각의 가격을 더하여 총액을 계산하는 능력을 습득합니다. 책갈피 2개, 국어 참고서와 주간 스포츠, 상의와 하의 등 다양한 상품 조합을 통해 덧셈 연산을 실제 상황에 적...2025.11.17
-
홍익대 디지털논리실험및설계 5주차 예비보고서 A+2025.05.161. 전가산기 가산기는 이진수의 덧셈 연산을 수행하는 논리회로이다. 이진수를 덧셈을 수행할 때, 1과 1을 더하면 이진수로 10이 출력되어 한가지 비트를 더 필요로 하게 된다. 이것은 올림으로, 결국 덧셈 연산을 하기 위해 세 가지 비트를 입력받아야 하는 것이다. 하지만 반가산기는 두 가지의 입력밖에 받지 못하므로 두 자리수 이상의 덧셈을 수행하지 못한다. 이를 해결하기 위해 전가산기는 반가산기를 이어 붙여 만들어진 것이다. 2. LSB와 MSB LSB는 Least Significant Beat의 줄임말로 가장 낮은 위치의 비트를 ...2025.05.16
-
금오공과대학교 일반물리학실험 벡터의 덧셈 예비보고서+결과보고서2025.05.041. 벡터의 덧셈 이 실험은 한 점에 작용하는 여러 벡터가 평행을 이루게 하여 벡터의 합성과 분해를 공부하는 것을 목적으로 합니다. 실험에서는 두 벡터와 세 벡터의 합성을 실험하고 계산을 통해 결과를 비교하였습니다. 실험 결과와 계산 결과의 오차 원인으로는 합성대와 지지면의 수평 상태, 수준기의 오작동 등이 있었습니다. 1. 벡터의 덧셈 벡터의 덧셈은 선형대수학에서 매우 중요한 개념입니다. 벡터는 크기와 방향을 가진 수학적 객체로, 이를 더하면 새로운 벡터를 얻을 수 있습니다. 벡터의 덧셈은 물리학, 공학, 컴퓨터 과학 등 다양한 ...2025.05.04
-
실험 23_연산 증폭기 응용 회로 1 예비보고서2025.04.281. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 전압 이득이 무한대라고 가정하면 가상 단락의 개념을 이용하여 입력 전압이 출력 전압과 같다는 것을 보여준다. 하지만 실제 연산 증폭기의 전압 이득이 무한대가 아닌 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. A_0가 크면 클수록 이상적인 값으로부터의 오차가 줄어든다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 전압 이득이 A_0의 값일 경우 전체 전압 이득은 식 (23.2)와 같이 표현할 수 있다. 역시 A_0가 크면 클수록 이상적인 값으로부터의...2025.04.28
-
아날로그및디지털회로설계실습_4bit-Adder_결과보고서2025.05.051. 2-Bit Adder 회로 설계 본 설계실습은 2-Bit Adder 설계, 측정, 분석하는 실험이었습니다. Full Adder 두 개를 연결하여 2-Bit를 계산할 수 있는 회로를 설계하였고, 회로도는 다음과 같습니다. 검산을 위해 2Bit Adder의 각 출력 부분들의 불리언식과, 이진 덧셈식을 구하였습니다. 이 식들로 측정값을 검산 해본 결과 정확히 일치하는 것을 확인하였으며, 실험을 통해 조합논리회로의 설계 방법을 이해할 수 있었습니다. 또한 얻은 데이터를 이용해 2-Bit Adder의 8가지 다른 입력에 대한 진리표를 ...2025.05.05
-
전자공학실험 20장 연산 증폭기 응용 회로 A+ 예비보고서2025.01.131. 연산 증폭기 응용 회로 이 실험에서는 연산 증폭기를 이용한 응용회로를 분석하고 설계할 수 있는 능력을 배양하고자 한다. 연산 증폭기를 이용하여 비반전 증폭기, 반전 증폭기, 아날로그 전압 덧셈기 등의 피드백 회로를 구성하고, 연산 증폭기의 특성이 응용 회로에 미치는 영향을 파악한다. 2. 반전 증폭기 실험회로 1과 같이 반전 증폭기를 구성하고, 입력 전압의 크기를 변화시키면서 출력 전압과 전압 이득을 측정한다. 이상적인 연산 증폭기와 실제 연산 증폭기의 경우 입력과 출력 사이의 전달 함수를 구하고, PSpice 시뮬레이션을 통...2025.01.13
4 / 31
