Prob. 1) Dynamic CMOS (10 pts)Suppose we wish to implement the two logic functions given by F = A + B + C and G = A + B + C + D. Assume both true and ..
2. Process corner AB에서 A는 nMOS의 전자의 mobility, B는 pMOS 그것이다. N은 normal, S는 slow, F는 fast를 의미한다. 빠른 pmos와 느린 nmos(SF)를 사용하면 Vout이 방전되는 속도가 느려지고 VIL이 증가하..
1. (DC Simulation) Simulate the voltage transfer characteristic of CMOS inverter with varying (WpWn) ratio from 1 to 5. (Fix Wn = 1μm and sweep Wp fro..
개인적으로 이번에 최적화 이외에도 magic tool의 영역선택, copy, 비활성화 등 조작법도 많이 익힌 것 같아 의미가 많은 과제였다. 디지털집적회로설계 실습 10주차 과제 ... 그림5는 inverter의 transistor level 회로다. ... 그림10은 NOR gate의 transistor level 회로다.
트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 결정했다. ... 그림2는 cout을 결정하는 회로이다. ... Lambda 단위는 design시 기준으로 하는 길이 단위로 과제수행시 사용하는 이다. 따라서 가로길이는 227, 세로길이는 196 이며 area는 둘의 곱인 54292이다.
NAND gate도 마찬가지로 이전과제에서 이미 구현을 했고 트랜지스터 레벨 cmos 회로를 보고 작성했다. ... 이렇게 필요한 기본게이트들을 작성하고 과제 문제들에 대한 단위 회로들을 각각 subcircuit으로 작성했다. ... 트랜지스터 레벨 cmos 회로를 보고 작성했고 두개의 MOSFET으로 작성했다. 작성은 이전 과제에서의 inverter 구현과 같다.
디지털집적회로설계 실습 4주차 과제 ... 고찰 이번 실습은 magic tool을 사용해 CMOS NAND GATE와 AND GATE의 Layout을 설계하는 것이었다. ... 우선 CMOS 회로에서 load capacitor가 충전되고 방전되는 시간이 같아야 하므로 NMOS와 PMOS의 저항이 동일해야 한다. 이를 식으로 표현하면 다음과 같다.
디지털집적회로설계 실습 2주차 과제 ... 고찰 이번 과제는 HSPICE의 기본적인 문법과 작성요령, 각 소자에 대한 기본적인 정보를 연습하기 위한 문제였다. ... NAND gate)들의 HSPICE 코드 작성을 해보고 이를 토대로 AND gate의 코드도 작성해 봤는데 기본적인 소자의 구조를 트렌지스터 레벨로 알고 있다면 쉽게 작성 할 수 있는 과제였다
트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 구했을 때 에서 을 만족한다() 따라서 pull up network의 ... Lambda 단위는 design시 기준으로 하는 길이 단위로 과제수행시 사용하는 이다. ... 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 구했다.
고찰 이번과제는 HSPICE로 단순 회로 구동만을 검증하는 것이 아닌 propagation delay와 power consumption을 측정하고 delay를 최소화하는 조건으로 최적화를 ... Transistor level에서 XOR gate를 설계하여 P/N ratio를 구해보면 일 때 2:1의 비율(=2)이 나온다. ... Measure 키워드를 사용하는 방법을 많이 연습할 수 있었는데 pulse형태의 신호에서 fall, rise 키워드도 사용이 가능하다는 것을 이번과제에서 알게 되었다.
디지털집적회로설계 실습 3주차 과제 ... 고찰 이번 실습은 magic tool을 사용해 CMOS inverter의 layout을 설계해 보는 것이었다. ... 크게 어렵거나 복잡한 회로가 아니어서 비교적 쉽게 진행할 수 있었고 tool을 다루고 단축키를 사용하고 좀 더 익숙해 지는 부분에 있어서는 더 많은 연습이 필요할 것 같다.
그 중 이번 과제에서는 latch두개를 연결하는, 즉, NAND gate 8개와 inverter 2개를 사용해 구현하는 방법을 선택했다. 그림2는 작성한 Layout의 회로이다. ... 그림3은 NAND gate 회로이다. ... 그림10과 그림11은 추출한 4-bit RCA with DFF 코드의 회로 구현부다.