IGdW 9 :18 #2 "" IGdW 9 :19 #5 "# L)p/ 9 "4 3 x = "# :2 ## "$ IGdW 9 :20 #- "% IGdW 9 :21 #, "& IGdW ... ` IGdW D :15 #U a IGdW D :16 #X b IGdW D :17 #Q c IGdW D :18 #T d IGdW D :19 #W e L)p/ D v 3 \ 5 e :2
(회로와 타이밍도의 PR값의 이름이 다른 것은 maxplus에서 회로 결선 및 캡쳐 후 시 CLK 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A 0 1 ... 구분 실험 제목 조 학번 이름 설계 3 16진 동기 및 비동기 카운터 2 1. 실험 조건 TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다. 2. ... 1 1 0 0 1 1 0 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 뮬레이션 실행 시, 다른 maxplus창이
이런 식으로 회로를 maxplus2를 이용하여 구성한 후 시뮬레이션을 돌려 그 결과를 통해 진리표를 만들었더니 8421 인코더의 진리표와 똑같이 나왔다. ... Maxplus Ⅱ 프로그램을 이용해 회로를 구성한다. 8421인코더는 논리소자 OR게이트로 구성된다는 것을 알 수 있다. ... 그럼 3비트의 2진수는 2 x 2 x 2 = 8 가지의 정보 표현이 가능할 것이다.
[동기식 카운터] 실험을 하기 전에 MAXPLUS II 라는 프로그램을 사용하여 회로를 먼저 구성한다. 2진수를 뜻하는 출력 4개로 16진수를 나타내며, 동기식 카운터이므로 모든 플립플롭이 ... 2. ... 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 [비동기식 카운터] 실험을 하기 전에 MAXPLUS
2 3~4 K-Map (부호, seven-segment) 3 4 회로도 4 5 Maxplus 2 code design 5 6~7 Data Sheet 6 8~9 검토 1. ... 작성한 후 k-map 작성 sop 또는 pos 를 구한 후 maxplus2로 설계한 회로가 정상작동 하는 회로인지 확인한 후 bread board에 구현을 해보며 실제 이론으로만 ... 2-bit Signed Number Multiplier Professor : 수행자 : ◎ 목적 2bit-2bit signed number 곱셈기를 만들기 위해 truth table을
예비 과제 및 설계 (1) Maxplus(혹은 PSpice)를 이용하여 그림 3.2.6의 비동기 계수기를 시뮬레이션 하고 글리치를 확인하라. ... < TTL 7447을 이용하여 7세그먼트에 표시될 수 있는 값들 >CLK D C B A OA OB ... Maxplus(혹은 PSpice)를 이용하여 7세그먼트에 표시될 수 있는 모든 값을 구하라.
디지털논리회로 실험 (Maxplus II) 정보통신공학과 Maxplus II 프로그램은 모든 설계를 프로젝트 중심으로 관리한다. ... A와 B는 2-bit 입력이고, Y는 2-bit 출력이다. 출력 carry는 고려하지 않는다. ... Maxplus II를 이용한 기본적인 논리 연산 과정을 프로그래밍 해서 시뮬레이션까지 실시하며 기초적인 프로그래밍활용 능력이 향상되어 나중에는 빠른 속도로 진행할 수 있었고, 에러검출과정을
. ○ MAXPLUS2의 회로 구현법과 시뮬레이터 사용을 이해한다. 2.설계 방법 ○ MAXPLUS2 사용법 ○ 리셋 단자가 있는 T-F/F을 설계, 심볼화 ○ 6, 10, 12진 ... 처음 10진 카운터에 클록이 들어가고 다음부터는 회로의 출력 값에 의해 동기가 된다는 것을 알 수 있다. 2008년 2학년 1학기 때 전기전자기초실험이라는 과목에서 처음 MAXPLUS를 ... ④ 시간표현을 위해 12진 카운터를 설계 ⑤,⑥ 각 카운터에 대한 심볼을 생성 및 각 카운터 심볼을 연결하여 최종회로를 구현 고 찰 → 이론으로 배웠던 카운터를 이해하고, 직접 MAXPLUS2
설계 목적
- MaxPlus 프로그램을 이용한 디지털 시계 설계
2. ... 디지털 논리회로 설계시간에
Altera Maxplus를 이용하여 디지털 시계를 구현
Maxplus 디지털시계 파일, 결과보고서 자료 포함
1. ... 설계 내용
- 플립플롭의 동작에 대한 이해
- Maxplus 프로그램 사용 방법 습득
- 리셋단자가 있는 T-플립플롭을 이용하여 6진, 10진, 12진 카운터 설계
회로설계의 목적 및 계획 2. 역할분담 3. D flip/flop 을 이용한 shift register란? 4. MaxPlus II를 이용한 Simulation 5. ... MaxPlus II를 이용한 Simulation(계속) Depletion mode TR Vth = -2V, Enhancement mode TR Vth = 1 V D-F/F 구현을 위해 ... 참고문헌 및 사용 프로그램 Maxplus II 10.2 : 논리회로에 대한 시뮬레이션 Orcad Pspice 10.5 : 최종 회로 및 시뮬레이션 교보문고 디지털디자인 208-292
JK 플리플롭 * 예제(2) – NAND 래치 * 예제(2) – NAND 래치 * 예제(2) – NAND 래치 * 예제(2) – NAND 래치 {nameOfApplication=Show ... Editor 시작 * 입력파형 만들기 * 입력 출력 변수 선택 * 입력 신호 만들기(1) * 입력 신호 만들기(2) * 입력 파형 만들기(1) * 입력 파형 만들기(2) * 프로그램 ... 프로그램 시작하기 * 프로그램 메뉴 설명 * File 메뉴 * Assign 메뉴 * Option 메뉴 * Graphic Editor 실행(1) * Graphic Editor 실행(2)
\h 2 HYPERLINK \l "_Toc162603427" 3Maxplus를 이용한 설계 및 시뮬레이션 PAGEREF _Toc162603427 \h 2 HYPERLINK \l "_ ... 0 1 X 11 X X X X 10 X X 0 X ●D0 = Q0’ + Q1 00 01 11 10 00 1 X 1 X 01 X 0 1 X 11 X X X X 10 X X 1 X Maxplus를 ... 2Counter의 설계 PAGEREF _Toc162603425 \h 2 HYPERLINK \l "_Toc162603426" 2.1abcde PAGEREF _Toc162603426
설계 개요 - reset단자가 있는 T플리플롭을 이용한 디지털 시계를 maxplus프로그램으로 설계를 한다 2. ... 설계 개요 2. 디지털시계 설계 3. T플리플롭 설계 4. 6진 카운터 설계 5. 10진, 12진 카운터 설계 6. 카운터 회로구현 및 파형 7. ... T플리플롭 설계 - maxplus에 있는 reset단자가 없는 T플리플롭이 아닌 reset단자가 있는 T플리플롭을 설계한다. 4. 6진카운터 설계 5. 10진, 12진 카운터 설계
예) 2 X 4 디코더 2. 논리함수 : D0 = A'B' , D1 = A'B, D2 = AB' , D3 = AB 3. ... 정의 : 부호화된 2진 코드를 해독하여 대응하는 하나의 신호를 출력하는 조합 논리회로로써 입력 단자 수가 n 개이라면 출력 단자 수는 2n개(n × 2n 디코더)이다. ... 문자, 숫자, 기호 등을 2진 부호로 변환시킬 때 사용한다. 2n 개의 입력과 n개의 출력으로 구성(2n X S 이용) 확인 => 위 진리표와 비교 하였을 때 인코더의 동작을 확인할
오른쪽부터면 오후) 시간조절부분은 부가적인 부차적 부분이라 생각되어 Block Diagram에는 넣지 않았다. (3) 회로 및 Simulation 결과 (4)제작 결과 및 검토사항 MAXPLUS2를 ... 디지털논리회로실험 Term Project 디지털 시계 전자공학과 금요일 5조 - 목 차- 1.개 요 2.Block diagram 3.회로 및 Simulation 결과 4.제작 결과 ... 이를 위한 FPGA를 설계하는데 있어서 1)CLOCK을 통해 시간을 재는 Counter(74161 symbol 활용)부분과 2)이 Counter의 신호를 받아 7 segment 신호로
