다이오드 응용회로
- 최초 등록일
- 2009.03.10
- 최종 저작일
- 2008.03
- 9페이지/ 한컴오피스
- 가격 1,000원
소개글
전자회로1 보고서-다이오드 응용회로
목차
1. 실험 목적
2. 실험 내용, 방법
(1) 리미팅 회로의 설계
(2) 클램핑 회로의 설계
(3) 전압 이증배기 회로의 설계
(4) 추가 실험 : 전압 삼증배기 회로의 설계
3. 실험 결과
(1) 리미팅 회로의 설계
(2) 클램핑 회로의 설계
(3) 전압 이증배기 회로의 설계
(4) 추가 실험 : 전압 삼증배기 회로의 설계
4. 토의
(1) 리미팅 회로의 설계
(2) 클램핑 회로의 설계
(3) 전압 이증배기 회로의 설계
(4) 추가 실험 : 전압 삼증배기 회로의 설계
본문내용
1. 실험 목적
직류 정전압원을 비롯하여 다이오드의 정류 특성을 응용한 회로들이 많이 있다. 임의의 파형의 입력 전압에 대하여 최대, 최소 전압을 제한하여 출력하는 전압 제한기(voltage limiter 또는 clipper), 입력 파형에 일정한 오프셋(off-set)을 더하여 출력하는 클램퍼(clamper), 전압 증배기(voltage multiplier) 등이 그러한 예이다. 본 실험에서는 입력 전압의 파형을 임의로 변형할 수 있는 응용 회로를 설계, 구현하고 동작 원리를 이해한다.
2. 실험 내용, 방법
(1) 리미팅 회로의 설계
리미팅 회로를 구현하기 위해 예비보고서에서 설계한 대로 위의 회로를 이용하였다.
입력 전압은 peak-to-peak 20V, 100Hz의 사인파를 이용하였으며 3V와 -5V에서 리미팅을 만들기 위해 2.3V와 -4.3V의 DC 전압을 인가하였다.
예비 보고서에는 1kΩ저항을 사용하였지만, 실제 실험시에는 다이오드의 전압강하를 줄이기 위해 50kΩ의 저항을 사용하였다.
실험 시에는 입력 파형과 출력 파형을 동시에 오실로스코프에서 출력하는 것이 잘 되지 않아 따로 따로 파형을 측정하였다.
(2) 클램핑 회로의 설계
위와 같이 설계한 회로를 이용하였다.
예비보고서에서 분석한 대로, 파형의 왜곡을 최소로 하고 캐패시터가 방전되는 시간 동안의 전압강하가 0.2V보다 작게 하기 위해서는 R과 C의 올바른 선택이 중요하다.
출력 파형의 비교를 위해 한 번의 실험은 C=4.7uF, R= 50KΩ으로 수행하였고, 다른 한 번의 실험은 C=4.7uF, R=1kΩ으로 수행하였다.
역시 오실로스코프에서 입력 파형과 출력 파형을 동시에 출력하는 것이 잘 되지 않아 따로따로 파형을 측정하였다.
참고 자료
없음