연산 증폭기의 특성 예비
- 최초 등록일
- 2009.03.08
- 최종 저작일
- 2008.01
- 5페이지/ 한컴오피스
- 가격 1,000원
소개글
연산 증폭기의 특성 예비레포트 입니다.
목차
실험목적
이론
실험 장비 및 재료
실험 과정
본문내용
이론 요약
1. 741의 첫째 단은 차동 증폭기이다.
2. 741의 출력단은 B급 푸시풀 이미터 폴로워이다. 작은 무 부하전류는 크로스오브 왜곡을 없애준다.
3. 741의 어떤 단에서는 능동부하를 사용하는데, 이것은 저항 대신에 트랜지스터를 부하로 사용하는 것을 말한다.
4. 연산 증폭기 내부에 있는 보상 콘덴서는 주파수 응답특성을 제한하며, 발진을 방지하는 역할을 한다.
5. 입력 바이어스전류는 무신호시에 연산 증폭기 입력단에서 두 베이스전류의 평균값을 의미한다.
6. 입력 오프셋전류는 두 베이스전류의 차이다.
7. 입력 오프셋이란 출력전압을 0으로 하기 위한 입력측의 필요전압이다.
8. 공통 모드제거비(CMRR)란 연산 증폭기의 공통 모드 전압이득과 차동 모드 전압이득 비를 말한다.
9. 슬루율은 출력전압이 변화할 수 있는 최대 비율을 말하며, 741인 경우는 평균 0.5V/㎲의 슬루율을 갖는다.
10. 연산 증폭기의 대역폭이란 그 증폭기가 처리할 수 있는 최대 무왜곡 주파수를 의미한다. 이 값은 슬루율에 비례하고 진폭에 반비례한다.
11. 보통의 741은 10V의 8kHz 대역폭을 갖는다. 이 대역폭을 증가시키는 방법은 출력신호의 진폭을 작도록 하는 것이다. 또 다른 방법으로는 높은 슬루율을 갖는 연산 증폭기를 사용하는 것이다.
참고 자료
없음