연산 증폭기 회로
- 최초 등록일
- 2008.12.22
- 최종 저작일
- 2007.10
- 3페이지/ 한컴오피스
- 가격 1,000원
소개글
전자 회로 - 연산 증폭기 회로
목차
연산 증폭기(Operational Amplifier)
연산 증폭기의 특징
반전증폭기
비반전 합산 증폭기
기타 연산회로
REFERENCE
본문내용
연산 증폭기(Operational Amplifier)
1960년대 IC의 집적기술을 이용하여 이상적인 증폭기 특성에 가깝도록 집적화한 증폭기
연산(신호의 처리)을 위해 사용하는 차동 증폭기이다.
구성 : 2 개의 입력단자(Vp,Vn), 하나의 출력단자, VCC 와 VEE 의 전원입력
연산 증폭기의 특징
특징
- 증폭도가 대단히 큰 직류 증폭 회로이다. 보통 1만배 이상의 증폭도를 가지고 있다.- 입력 임피던스가 대단히 크고, 출력 임피던스가 매우 작다.- 차동 증폭 회로로 되어 있다. - 출력 전압 Vo=A(V2-V1) (A : 증폭도)
Golden Rule
- 이득이 무한대이다.(개루프) - 입력 임피던스가 무한대이다.(개루프) - 대역폭이 무한대 이다. - 출력 임피던스가 0이다. - 낮은 전력 소비 - 온도 및 전원 전압 변동에 따른 무영향 - 오프셋(offset)이 0이다. - CMRR이 무한대이다.(차동증폭회로)
참고 자료
http://blog.naver.com/ykb4027/140011994678
http://sohnch.natoo.net/elec/junja.html
http://dic.cyber.co.kr/dictionary2/dic.asp?tname=EleDictionary