Mycad와 modelsim을 이용한 Full Adder 설계
- 최초 등록일
- 2008.08.20
- 최종 저작일
- 2007.06
- 32페이지/ 한컴오피스
- 가격 3,000원
소개글
Mycad와 modelsim을 이용한 Full Adder 설계 및 설계과정에 대하여 상세히 적어놨습니다.
목차
1. 기준 Inverter 설계
1) 기준 Inverter 설정과정
2) 기준 Inverter schematic
3) Pre-layout simulation
4) 기준 Inverter layout
5) Post-layout simulation
2. Full adder(Complementary static CMOS implementation) 설계
1) Full adder 동작 설명과 회로 설계과정
2) Full adder schematic
3) Pre-layout simulation
4) Full adder stick diagram과 layout
5) Post layout simulation
3. Full adder(Mirror adder)
1) Full adder 동작 설명과 회로 설계과정
2) Full adder schematic
3) Pre-layout simulation
4) Full adder stick diagram과 layout
5) Post layout simulation
본문내용
1) 기준 Inverter 설정과정
① 설정 기준: Delay가 최소가 되는 PMOS와 NMOS width 비율 측정
② 초기 설정: NMOS 기준(λ = 0.5um, length = 4λ, width = 8λ) 설정 후,
PMOS width 변화에 따른 delay 측정
③ Test circuit: Inverter 출력 단에 3개의 Inverter를 연결하여 delay를 측정함 (참고1)
④ Test simulation: Test circuit에 의한 pulse 신호에 대한 출력 그래프 (참고2)
⑤ 결과 그래프: X축(Wp/Wn), Y축(Delay) 로 설정 후 Y값이 최소인 X점 찾음 (참고3)
앞에서 구한 P-MOS와 N-MOS의 width 비율에 따른 Propagation delay time을 MATLAB을 사용하여 위와 같은 관계의 그래프를 그렸다. 위 그림을 확인한 결과 P-MOS와 N-MOS의 width 비율이 2.5일 때 가장 작은 값(속도가 가장 빠른 경우)을 가짐을 확인 할 수 있었다. 또한 Pre-simulation 결과를 볼 때 High-to-Low propagation delay와 Low-to-High propagation delay가 같아질 때가 total propagation delay가 가장 작을 때임을 알 수 있다.
위에서 구한 P-MOS와 N-MOS의 width 비율을 이용하여 기준 Inverter를 설계한다.
2) 기준 Inverter schematic
3) Pre-layout simulation
① Simulation Code
**********************************************************
* MyAnalog V6.3 SPICE netlist generator
* Cell Name :: INV
* Flatten Extraction for Berkely SPICE 3
* Generated Date :: 2006/11/24 18:13.47
참고 자료
없음