CMOS 논리회로 HSPICE 시뮬레이션

소개글

전자공학에서 필요한 디지털 집적회로를 설계하는 내용입니다.
CMOS 논리회로 (NAND 게이트와 인버터)를 HSPICE로 설계하고 시뮬레이션 한 것입니다.
필요한 이론내용과 시뮬레이션에 대한 상세내용을 적었습니다.
도움이 되었으면 좋겠습니다.

목차

⊙ 목 적
⊙ 실 습
1. Lab 3-4-1. NAND 게이트의 switching point 전압 시뮬레이션
2. Lab 3-4-2. NAND 게이트의 지연시간 시뮬레이션
3. Lab 3-4-3. NAND 게이트의 논리동작 시뮬레이션
4. Lab 3-4-4. D 플립플롭 시뮬레이션

본문내용

Lab3-4 CMOS 논리회로 시뮬레이션

◉ 목 적
1. 기본적인 CMOS 논리회로인 NAND 게이트와 D 플립플롭에 대해 시뮬레이션을 한다.
2. D 플립플롭을 이용하여 down counter를 설계하고 시뮬레이션 한다.

◉ 실 습
1. Lab 3-4-1. NAND 게이트의 switching point 전압 시뮬레이션
- 전원 : VDD = DC 5[V]
- 결과 : NAND 게이트의 VTC를 얻어 를 구하고 검토할 것.

.title lab3-4-1
.option post
.inc mos3.lib
.global vdd gnd
********** voltage *********
vvdd vdd gnd dc 5
vin in gnd
********** circuit *********
m0 out in vdd vdd pehn w=4.8u l=0.8u
m1 out in vdd vdd pehn w=4.8u l=0.8u
m2 out in 1 gnd nehn w=1.6u l=0.8u
m3 1 in gnd gnd nehn w=1.6u l=0.8u
.dc vin 0 5 0.1
.end

⊙ Vsp (Switching Point) = 3.14[V]
▶ 그래프 분석 : 위의 그래프는 NAND 게이트의 전달특성을 시뮬레이션 한 결과이다. 먼저, CMOS NAND는 PUN의 구성원인 P-MOS가 병렬로, PDN의 구성원인 N-MOS가 직렬로 연결되어 있어 두 개의 입력에 따라 출력이 변하는 특성을 가진 게이트이다. NAND 게이트의 진리표는 아래와 같다.
이번 문제는 두 입력을 연결하여 회로를 구성하는 것이므로, 진리표에서 두 입력이 같은 부분만을 보면, 입력이 모두 HIGH일 때에는 출력이 LOW이고 입력이 모두 LOW일 때에는 출력이 HIGH가 된다. 위 그래프는 인 그래프에 비해 출력해 보았는데, 두 그래프가 만나는 지점이 Switching Point이고, 출력이 HIGH에서 LOW로 바뀌는 지점이라 할 수 있다.

참고 자료

없음