차동 증폭기, 시뮬레이션 포함

소개글

차동 증폭기의 구조와 동작원리를 이해하고 공통 모드와 차동 모드의 입출력 관계를 이용하여 동상제거비 (Common-Mode Rejection ratio: CMRR)를 이해하고자 한다.

목차

1. 목적
2. 실험계기 및 부품
3. 이론적 배경
4. 시뮬레이션

본문내용

1. 목적
차동 증폭기의 구조와 동작원리를 이해하고 공통 모드와 차동 모드의 입출력 관계를 이용하여 동상제거비 (Common-Mode Rejection ratio: CMRR)를 이해하고자 한다.

2. 실험계기 및 부품

▶ 전원공급 장치 1대
▶ Oscilloscope 1대 (2채널)
▶ Function generator 1대 (100Hz ~ 1MHz)
▶ JFET : K30A
▶ 저항 : 390Ω 1개 470Ω 1개, 1kΩ 2개, 1.8kΩ 2개, 10kΩ 3개, 33kΩ 1개
▶ 커패시터 : 50uF 2개
▶ 가변저항 : 200Ω 1개.
▶ Z.D : 5V
▶ TR : 2SC 1815 4개, Q2N2222 4개

3. 이론적 배경

▶ 차동 증폭기
- 연산 증폭기는 드랜지스터와 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 linear IC이다. 차동 증폭기는 연산 증폭기에 속한다. 차동 증폭기는 2개로 된 반전 및 비반전 입력 단자로 들어간 입력 신호의 차가 출력으로 동작을 하는 증폭기이다. - 차동 증폭기의 동작 : 입력신호가 비반전 (+)단자로 들어가면 동상 증폭, 반전(-)단자로 들어가면 역상 증폭기 된다. 반전 입력(TR2의 베이스로 들어간 신호는 TR2의 컬렉터에 반전신호로 나타나고, TR1로 입력된 신호는 TR2의 이미터에 결합되어 증폭되고, TR2의 컬렉터에 비반전으로 출력된다.
저항 Re는 증폭기 이득을 결정하는 주된 회로 상수가 되고, 저항 RE는 2개의 입력에서 가해지는 신호의 결합에만 쓰인다.
차동 증폭이득(differential gain) Ad : 증폭기의 이득

참고 자료

없음