RS, D플립플롭,JK, T플립플롭

소개글

JK 및 T 플립플롭의 원리 및 동작특성을 이해하고 응용력을 향상시키는데 목적을 둔다.
플립플럽의 기본 개념을 이해하고 RS 및 D 플립플럽의 원리 및 동작 특성을 이해하는데 목적을 둔다.

목차

1. 실험제목
2. 실험날짜
3. 실험 목적
4. 실험 기구 및 부품
5. 관련이론

본문내용

1) 플리플롭
-순차회로는 동기 순차회로와 비동기 순차회로로 나눈다. 게이트형의 비동기 순차회로는 feed back 통로를 가진 조합회로이다. feedback 때문에 불안정하므로 안정성 문제가 생긴다. 그러므로 컴퓨터 에서 비동기순차회로는 거의 사용되지 않고 동기순차회로가 사용된다. 동기 순차회로는 클럭 펄스 에 의하여 동기 된다. f/f은 정보의 한 비트를 저장하는 능력을 가진 2진 cell 이다.

2) 비동기식 RS 래치
- 두 개의 입력 S(set)와 R(reset)을 가지며, 두 개의 보수출력 Q와 Q`를 가진다. 이와 같이 2진 정 보를 저장할 수 있는 기본 궤환회로를 래치라 한다.

NOR형 RS래치의 진리표. <표1-1>
4) D 플립플롭
D f/f은 RS f/f의 두 입력을 NOT으로 연결하여 데이터 입력 D 로 한 것이다. 따라서, S와 R이 언제나 보수값을 갖도록 한 것이다.

1) 에지트리거 JK 플립플롭
JK f/f은 SR f/f의 금지 입력조건인 S=R=1일 때의 출력을 개선한 것으로J=K=1의 조건에서 클럭이 인가되면 출력 Q는 반전(Qn+1=Qn`)되고, 그 이외의 입력 조건에서는 RS f/f과 같이 동작한다. J=K=1일 때 클럭 펄스가 1이면 S=Q`, R=Q 가 되어 출력은 반전된다. 출력이 입력으로 궤환되었는데도 불구하고 클럭펄스가 계속 `1‘을 유지하면 출력 Q가 계속 반전하여 문제가 된다. 따라서 클럭펄스의 폭이 출력의 변화가 입력측으로의 궤한되는 시간보다 짧아야 1클록마다 출력이 한번씩 반전하게 된다.

참고 자료

없음