제 10장 (결과) 플립플롭과 카운터 설계 실험
- 최초 등록일
- 2007.11.03
- 최종 저작일
- 2006.10
- 9페이지/ 한컴오피스
- 가격 2,000원
소개글
제 10장 (결과) 플립플롭과 카운터 설계 실험.hwp
입니다.
목차
< 실험한 것의 결과 자료 >
< 실험 한 것 이외의 내용에 대한 참고 자료 >
① JK Master/Slave 플립플롭, 4비트 양방향 쉬프트 레지스터, 동기식 십진 카운터, 4비트 Up/dawn preset 카운터의 동작을 설명하시오.
② D 플립플롭의 Setup time, Hold time에 대해서 설명하시오.
④ 플립플롭의 용도에 대해 알아보시오.
< JK Master/Slave 플립플롭 >
<4비트 양방향 쉬프트 레지스터>
본문내용
② D 플립플롭의 Setup time, Hold time에 대해서 설명하시오.
<Setup Time(Tsu)>
- Minimum time interval before the clocking event by which the input must be stable
<Hold Time(Th)>
- Minimum time interval after the clocking event during which the input must remain stable
플립플롭들은 클럭의 상승(또는 하강) 모서리 시점에 맞추어 출력 값이 변화된다. 그런데 만일 클럭의 상승 모서리 시점과 동일한 시간에 플립플롭의 동기식 입력신호 값이 변할 경우 플립플롭은 unstable하게 되어 출력 값이 어떻게 될 지 알 수 없게 된다. 따라서 클럭의 상승 모서리 시점에서는 플립플롭의 동기식 입력신호 값이 변화되어서는 안 되며, 실제로 모든 플립플롭들은 상승 모서리 시점 직전과 직후의 일정시간동안 플립플롭의 동기식 입력신호 값이 변화되어서는 안 되는 제한된 시간구간이 있다. 이와 같은 제한된 시간 구간을 setup time과 hold time이라고 한다. 위의 그림을 살펴보면 이해하기 쉽다.
④ 플립플롭의 용도에 대해 알아보시오.
- 플립플롭은 set, hold, reset의 신호와 같은 2개의 안정 상태를 1또는 0에 대응시켜 1비트를 기억하는 기능을 한다. 실제 회로에서 증폭회로를 2단 고리처럼 연결한 형식이 기본적이다.
이러한 플립플롭회로는 컴퓨터의 연산, 제어회로에서 수를 저장하거나 정보의 흐름을 제어하기 위하여 사용된다.
- 플립플롭 : 1비트의 정보를 저장할 수 있는 장치로 정상출력과 보수화된 출력을 가진다. 종류로는 RS플립플롭, D플립플롭, JK플립플롭, T플립플롭 등이 있다. D플립플롭과 T플립플롭의 용도에 대해서 알아보았다.
- D플립플롭 : 한 개의 입력을 가지는데 D=0이면 출력이0, D=1이면 출력은 1로변화한다. 이는 단일 비트 저장용으로 유용하다.
- T플립플롭 : JK플립플롭의 JK를 하나로 묶어서 T로 표시한다. T=0인 경우는 변화가 없는반면 T=1인 경우는 현재 상태의 보수를 출력한다. input pulse의 개수를 세거나 어떤 디지털 시스템의 동작을 제어하는 timing sequence를 만드는데 사용된다.
참고 자료
없음