트랜지스터 다단 증폭기 실험 보고서

소개글

트랜지스터의 다단 증폭기에 대한 배경이론과 관련 자료..회로도 실제 회로를 시물레이션하여 얻은 값을 근거로 작성된 보고서 입니다.
예비 보고서로 총 17 페이지에 걸쳐 자세하게 언급하였습니다.
실험 보고서로 제가 A+을 받은 보고서 입니다.

목차

- 배경이론
다단 증폭기
2단 BJT 증폭회로(Cascade 연결)
Cascode 연결
·2단 증폭기의 위상

본문내용

실제적인 트랜지스터 증폭기들은 흔히 종속으로 접속된 몇 개의 단들로 이루어진다. 첫째단 또는 입력단은 이득을 제공하는 것 이외에, 증폭기가 높은 내부 저항을 가진 신호 전원으로 구동될 때 신호 레벨이 손실되는 것을 피할 수 있도록, 높은 입력 저항을 제공해야 한다. 또한, 차동 증폭기의 경우에는 입력단이 큰 동상-모드 제거(common-mode rejection)를 제공해야 한다. 종속 증폭기의 중간단의 역활은 높은 전압 이득을 제공하는 것이다. 또한, 중간단은 차동-출력 모드에서 단일-출력 모드로의 신호 전환이라든가 또는 신호의 직류 레벨 시프팅(shifting) 등과 같은 기능도 제공한다. 이들 두 가지 기능과 또 다른 기능들에 대해서, 우리는 이 절의 뒷부분과 10 장에서 자세히 설명할 것이다.
끝으로, 마지막 단 즉 출력단의 주요 기능은, 증폭기가 낮은 부하 저항에 연결될 때 이득이 손실되는 것을 피할 수 있도록, 낮은 출력 저항을 제공하는 것이다. 또, 출력단은 부하가 필요로 하는 전류를 효과적인 방법으로, 즉 출력 트랜지스터에서 과도하게 많은 양의 전력을 소비함이 없이 공급할 수 있어야 한다.

연산-증폭기 회로는 네 개의 단으로 이루어져 있다. 즉, 입력단은 차동-입력, 차동-출력(differential-in, differential-out)이며, Q1과 Q2 트랜지스터로 구성된다. 여기서, 이들 트랜지스터는 전류 전원으로 동작하는 Q3에 의해서 바이어스된다. 둘째단도 역시 차동-입력 회로이지만, 그것의 출력은 Q5의 컬렉터에서 단일-출력 형태로 취해진다. 이 단은 Q4와 Q5로 형성되며, 이 트랜지스터들은 전류 전원으로 동작하는 Q6에 의해서 바이어스된다. 둘째단에 의해서 차동 입력이 단일 출력으로 변환될 때, 두 배의 이득 손실이 생긴다.

참고 자료

아주대학교 논리회로 실험 보고서