실리콘 산화 공정 및 메커니즘
- 최초 등록일
- 2006.12.01
- 최종 저작일
- 2006.12
- 4페이지/ MS 워드
- 가격 1,000원
소개글
실리콘의 산화가 반도체 공정에 쓰이는 부분 설명과 그때의 산화메커니즘을 정리한 레포트 입니다.
목차
1.실리콘 산화의 반도체 공정에서의 쓰임새
2.실리콘 산화 메커니즘
본문내용
◆ 반도체 공정에 쓰이는 실리콘 산화
반도체 제조 공정 중 실리콘 표면 위에 산화막 층을 형성하기 위한 방법으로 실리콘 표면을 산화시키는 공정이다.
그림에서처럼 silicon substrate 의 일부가 산화되어 원래의 부피보다 커져서 만들어지게 된다.
Si(solid) + O2 →SiO2(solid)
Si(solid) +2H2O →SiO2(solid) + 2H2
=
그림에서처럼 chamber에 wafer를 넣고 가열하면서 산소나 수증기를 불어 넣어준다.
산화공정에는 두 가지가 있다.
하나는 산화에 산소 Gas만을 쓰는 건식 (dry oxidation)
Si (solid) + O2 -> SiO2 (solid)
다른 하나는 수증기를 쓰는 습식 (wet oxidation)
Si (solid) + H2O -> SiO2 (solid) + 2H2
건식 산화막은 습식 산화막 보다 같은 두께를 만드는 데 더 오래 걸린다.
단시간에 두툼한 산화막이 필요하면 습식 산화막을 만들어 쓰게 되며 얇지만 빈틈없이 치밀한 산화막 (게이트 처럼)을 필요로 하면 건식 산화막을 만들어 쓴다.
이때 생기는 산화막의 두께는 온도와, 건식인가 습식인가, 그리고 시간에 따라 정확하게 조절할 수 있다.
일반적으로 얇은 막을 만드는데는 그렇게 긴 시간이 소요되지 않으나 막의 두께가 두꺼운 것이 요구되면 상당히 긴 시간이 소요된다.
이것말고도 화학적 증기 증착(chemical vapor deposition - CVD)방식의 산화막 생성 방식도 있다.
참고 자료
없음