VHDL을 이용한 디지털 회로설계

소개글

편집까지 완료된 최종본.. 2005.5월 작성..

목차

1. VHDL 이란
2. 간단한 VHDL 모델링과 VHDL의 기본표현
3. VHDL 기본 구성
4. 자료형과 객체
5. 절차적∙기능적∙데이터 흐름적 표현
6. VHDL Graphic & Text Design 실습

본문내용

1. VHDL 이란
IC 기술이 발달은 더 많은 소자를 단일 칩에 집적화함에 따라, 디지털시스템은 더울 복잡해 지고 있다. 이렇게 복잡해진 디지털시스템을 게이트나 플립플롭 레벨로 설계한다는 것은 엄청난 시간이 소비된다. 따라서 VHDL은 기본적으로 ASIC과 같은 대규모 집적 회로의 설계시 주로 사용되는 언어로서, 기존의 하드웨어 설계시 필요한 회로도 입력의 번거로움을 대신해 단순히 코딩 형태의 텍스트를 입력함으로써 하드웨어의 동작을 묘사할 수 있게끔 설계된 하드웨어적 측면의 프로그래밍 언어라 할 수 있다. 이러한 VHDL은 회로의 연결 정보를 포함 할 뿐만 아니라 기존의 C 언어와 같은 프로그래밍 언어로서의 성격도 가지고 있어 매우 다양한 하드웨어 기술 방법을 제공한다. 또한 프로그래밍 언어의 외향만 따지자면 소프트웨어 프로그래머들에게는 가장 친숙하다고 할 수 있는 C 언어와 유사한 형태를 나타낸다. 차이가 있다면 C 언어는 소프트웨어의 특성상 모든 문장이 순차 구문으로만 구성된 반면 VHDL은 순차 구문 이외에 병렬 구문과 하드웨어 특유의 시간(timing) 개념이 있다는 것이다. 이는 비단 VHDL만의 특성이라 할 수 없으며 일반 하드웨어 기술 언어는 모두 이와 같은 기본적인 특징을 가지고 있다.

참고 자료

없음