[마이크로 프로세서] 마이크로 프로세서 메모리 설계

소개글

마이크로 프로세서 과목에서 다루는 메모리 설계 보고서입니다. 10,20,30,40,50,60초에서 동작하는 특정 동작들을 피스파이스 회로를 통해 구현했습니다. 최고의 보고서라고 확신합니다. Pspice Design file을 같이 올렸으면 좋겠는데 파일을 하나밖에 못올리네요. 보고서 안에 있는 메일 주소로 메일 주시면 피스파이스 자료 보내드리겠습니다.

목차

1. Master clock & Counter Part
2. Time select Part (10sec, 40sec)
3. Time select Part (30sec, 40sec)
4. Time select Part (20sec)
5.Mux & Register1, Register2, &RamData Mux
6. Decoder Selector Part
-전체회로도-
1.Main Part
2.Decoder selector
3. Memory
-시간에 따른 Register 의 상태-

본문내용

BCD Counter인 74LS160A를 2개 사용해서 하나는 0~9까지 세고 다른
하나는 0~6까지 세어 60초를 만들었습니다.

10,20,30,40초의 시간은 상위 카운터의 출력을 AND GATE로 각각 처리해 구현하였습니다.
Mux는 Quad 2to1 Mux인 74LS158을 사용했습니다.
레지스터의 경우 4비트 레지스터인 74LS173을 두개씩 붙여서 8비트를 구현했습니다.
디코더는 10to4 BCD 디코더를 사용하였는데, 입력은 8비트만, 출력은 3비트만 사용해, 8to3 디코더로써 동작하게 하였습니다. 이 디코더는 메모리의 Address를 관리하는데 사용되었습니다.
메모리의 경우, 기본적인 RamCell 인 S-R 플립플롭을 사용한 RamCell을 여러개 붙이고, select, input, output, read/write 등을 연결해서 만들었습니다.

10초, 20초, 30초, 40초 지점에 10초간 timeselect part가 enable 되고, 지정된 동작을 수행합니다. 위의 Mux로 표기된 것은 Register의 출력입니다. 60초가 지나면 다시 처음으로 돌아가 동작합니다.

참고 자료

컴퓨터 시스템 구조, 모리스 마노