[전자회로] 이미터 공통 회로에서의 전류 이득(베타;)

소개글

이미터 공통 회로에서의 전류 이득(β)에 대한 예비레포트 입니다.

목차

목적
이론
1. 트랜지스터 회로 구성
2. 트랜지스터의 전류 이득
사용 계기 및 부품
실험 방법

본문내용

목적
(1) 이미터 공통 회로에서 의 변화에 대한 의 영향을 측정한다.
(2) 이미터 공통 회로에서의 전류 이득 ■(beta)를 계산한다.

1. 트랜지스터 회로 구성
3단자 트랜지스터가 회로로 연결될 때는 세 가지 구성 방법으로 연결된다. 이 세가지 구성 방법은 (1) 이미터 공통(이미터 접지), (2) 베이스 공통(베이스 접지), (3) 컬렉터 공통(컬렉터 접지)이다. 이 회로들은 각각 고유한 특성을 지니고 있다. 일반적으로 이미터 접지 구성을 많이 사용하는데, 그 이유는 전압 증폭, 전류 증폭, 전력 증폭에서 1보다 큰 이득을 제공하기 때문이다.
각 회로에서 신호 전압을 입력 단자에 인가하고 처리된 신호를 출력 단자에서 얻는다. 이미터 공통 회로의 경우에 입력 신호를 베이스와 이미터 사이의 입력 단자에 인가하고, 출력을 컬렉터와 이미터 사이의 출력 단자에서 얻는다. 이미터가 입력과 출력 회로 양쪽이 공통이기 때문에 이미터 공통이라고 부른다. 베이스 공통에서는 베이스가 입력과 출력 양쪽이 공통이다. 컬렉터 공통 회로에서 컬렉터 단자는 컬렉터 전류를 역방향 바이어스하는 데 필요한 약간의 직류 전위 값을 가진다.

참고 자료

없음