카운터 레지스터 메모리 프로그램가능소자의 구조
- 최초 등록일
- 2017.12.31
- 최종 저작일
- 2015.03
- 25페이지/ 한컴오피스
- 가격 6,000원
목차
없음
본문내용
n-비트 레지스터: n개의 플립플롭으로 되어있다.
메모리 단위에서의 2진 셀의 기본적인 특성
메모리 유니트내 바이너리 셀 (Binary cell)의 기본 특성
1) 이진수 표현을 위한 두가지의 상태 특성을 확실히 갖을것.
2) 물리적으로 작은 크기를 갖을것.
3) 기억장치의 비트당 원가가 가능한 낮을것.
4) 메모리 레지스터의 억세스 속도(Access time)가 빠를 것.
<중 략>
다음 그림은 32x8 ROM 내부에 있는 한 출력 게이트의 퓨즈 링크를 보여주고 있다. 여기서 logic - 1 상태는 x로 표현되며 Fuse intact (有) 즉 퓨즈가 살아있음을 의미하고, logic - 0 상태는: + 로 표현되며 Fuse blown (無) 즉 퓨즈가 타버린 것을 의미한다.
그림 7-18 32-input OR Gate
저장된 2진 정보는 ROM의 Truth Table에 의해 표현된다.
<중 략>
프로그램이 가능한 소자로서 ROM외에 PLD(Programmable Logic Device)가 있다. PLD 구조는 AND-OR의 sum of products 구현을 위해 AND array와 OR array로 구성되어 있다. 또한 프로그램할 수 있도록 내부에 fuse가 붙어 있다. PLD 구조는 AND-OR array 속의 fuse 위치에 따라 3가지 형태로 구분된다. 즉 PROM 형태, PAL 형태, PLA 형태이다.
<중 략>
ROM은 디코더와 OR 게이트, 둘 모두 포함되어 있다. 퓨즈를 개방하는 것을 ROM을 프로그래밍한다고 한다. ROM에는 마스크 프로그래밍된 ROM, Programmable ROM(PROM), Erasable PROM(EPROM), Electrically EPROM(EEPROM)이 있다.
프로그래머블 논리어레이 (PLA)를 이요하는 경우와 그 이유를 다음에 보인다. 조합회로는 종종 무정의 조건을 갖고 있다. 예를 들어, 12-bit card 코드를 6 비트 내부 알파뉴메릭 코드로 변환하는 경우, PLD는 6 개의 출력단자를 갖는 소자를 사용하면 되지만, ROM은 무조건 2의 12승 개에 해당하는 소자를 사용해야 한다
참고 자료
없음