연산증폭기 반전, 비반전 증폭기

목차

1. 실험목적

2. 실험․실습 관련이론
1) 반전 증폭기
2) 비반전증폭기

3. 실험․실습 사용기기 및 재료
4. 실험순서 및 방법

본문내용

실험 제목 : 연산증폭기 반전, 비반전 증폭기

실험목적
연산증폭기를 이용한 반전증폭기와 비반전증폭기의 회로의 동작을 알아보는데 있다. 이두회로는 모두 폐회로 모드로 동작한다. 반전증폭기의 폐회로 전압이득은 1보다 작거나 같거나 크게 만들 수 있다. 그 명칭이 나타내는 바와 같이 출력신호는 입력신호와 항상 반전되어 있다. 반면에 비반전증폭기의 전압이득은 항상 1보다 크며, 입력신호와 출력신호는 항상 동위상이다.

실험․실습 관련이론
반전 증폭기
반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기 이다. 음전압은 양전압으로, 양전압은 음전압으로 신호의 모양은 유지하면서 증폭된다.
반전 증폭기의 이득을 구하기 위해 회로에서 방정식을 세우면: , 전압 V−는
Vout과 Vin 사이의 Rf과 Rin에 의한 전압 분배 형태이다. 따라서 V− 전압 형태로 방정식을 세우면 :, 이득 방정식 Vout 구하기 위해 V−을 치환하면:
AOL가 매우 크면(이상적 연산 증폭기는 무한대) 다음과 같이 근사화 시킬
수 있다:
비반전 전압 입력V과 GND 사이에 저항을 삽입하는 경우가 있는 이것은 바이어스 전류에 의한 입력 옵셋 전압의 다른 전압 강하를 줄이는데 목적이 있다.

참고 자료

구글, ‘반전 비반전 증폭기’, 2017. 10
전자회로, 생능 출판, 김동식
교재프린트