패리티 비트와 해밍코드
- 최초 등록일
- 2017.09.27
- 최종 저작일
- 2016.03
- 4페이지/ 한컴오피스
- 가격 1,000원
목차
1. 패리티 비트
2. 해밍코드
본문내용
패리티 비트
의미
2진 비트열에 부가되는 에러 검출용 비트를 뜻한다. 직렬 데이터 전송에서는 데이터 라인의 종류와 관계없이 항상 에러(error)가 발생하므로 이 에러를 검출하는 방법이 필요하다. 비동기 데이터 링크 제어에서는 이 에러의 검출에 패리티 비트를 사용한다. 비동기 통신에서는 데이터의 전송이 단속적으로 이루어지고 한번에 하나의 문자가 전송되므로 비동기 에러 검출은 문자마다 실행되어야 한다. 이것에 사용되는 것이 패리티 비트이다. 출처 : 패리티 비트 [Parity Bit] (정보통신용어사전, 2008. 1. 15., 일진사)
방법
전송 에러를 검출하기 위해 같은 문자를 두번 보내는 대신 패리티 비트를 사용하면 하나의 비트로 그 문자를 기술하는 정보를 제공할 수 있다. 이것은 문자 데이터에 포함되는 논리 "1"의 수를 세어서 그 합이 짝수인지 홀수인지에 따라 패리티 비트의 값을 결정하는 방법이다. 출처 : 패리티 비트 [Parity Bit] (정보통신용어사전, 2008. 1. 15., 일진사)
참고 자료
없음