• 파일시티 이벤트
  • 캠퍼스북
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

Quartus digital clock project 쿼터스 디지털 시계 프로젝트 A+

*현*
개인인증판매자스토어
최초 등록일
2017.06.12
최종 저작일
2016.05
파일확장자 압축파일
가격 10,000원 할인쿠폰받기
다운로드
장바구니

컴파일 실행환경

쿼터스 실행 후 파일들을 이름에 맞게 생성시킨 후 코드를 복사 붙여넣고 실행하면 가능하고 모델심 프로그램을 통해서 썸네일 이미지를 확인할 수 있습니다. 또한, DE2보드와 컴퓨터를 연결해서 진행하면 DE2 보드에 원하시는 시계가 작동합니다.

본문내용

디지털 회로 설계 실험 수업에서 A+ 받은 자료입니다.
쿼터스로 디지털 시계 설계했고 모델심으로 확인도 가능합니다.
한학기동안 진행했던 프로젝트로 DE2 보드에서 정확히 돌아갑니다.
편한 한학기 보내시길 바랍니다.

압축파일 내 파일목록

cclock.qpf
cclock.qsf
cclock.qws
cclock.v
cclock.v.bak
cclock_test.v
cclock_test.v.bak
divider2.v
divider2.v.bak
divider4.v
divider4.v.bak
divider5.v
divider5.v.bak
divider9.v
divider9.v.bak
frequency.v
frequency.v.bak
segment.v
segment.v.bak
db/cclock.(0).cnf.cdb
db/cclock.(0).cnf.hdb
db/cclock.(1).cnf.cdb
db/cclock.(1).cnf.hdb
db/cclock.(2).cnf.cdb
db/cclock.(2).cnf.hdb
db/cclock.asm.qmsg
db/cclock.asm.rdb
db/cclock.asm_labs.ddb
db/cclock.cbx.xml
db/cclock.cmp.bpm
db/cclock.cmp.cdb
db/cclock.cmp.hdb
db/cclock.cmp.idb
db/cclock.cmp.kpt
db/cclock.cmp.logdb
db/cclock.cmp.rdb
db/cclock.cmp0.ddb
db/cclock.cmp1.ddb
db/cclock.cmp_merge.kpt
db/cclock.db_info
db/cclock.eda.qmsg
db/cclock.fit.qmsg
db/cclock.hier_info
db/cclock.hif
db/cclock.ipinfo
db/cclock.lpc.html
db/cclock.lpc.rdb
db/cclock.lpc.txt
db/cclock.map.ammdb
db/cclock.map.bpm
db/cclock.map.cdb
db/cclock.map.hdb
db/cclock.map.kpt
db/cclock.map.logdb
db/cclock.map.qmsg
db/cclock.map.rdb
db/cclock.map_bb.cdb
db/cclock.map_bb.hdb
db/cclock.map_bb.logdb
db/cclock.pplq.rdb
db/cclock.pre_map.hdb
db/cclock.pti_db_list.ddb
db/cclock.root_partition.map.reg_db.cdb
db/cclock.routing.rdb
db/cclock.rtlv.hdb
db/cclock.rtlv_sg.cdb
db/cclock.rtlv_sg_swap.cdb
db/cclock.sgdiff.cdb
db/cclock.sgdiff.hdb
db/cclock.sld_design_entry.sci
db/cclock.sld_design_entry_dsc.sci
db/cclock.smart_action.txt
db/cclock.sta.qmsg
db/cclock.sta.rdb
db/cclock.sta_cmp.6_slow.tdb
db/cclock.stingray_io_sim_cache.99um_ff_1200mv_0c_fast.hsd
db/cclock.stingray_io_sim_cache.99um_tt_1200mv_0c_slow.hsd
db/cclock.stingray_io_sim_cache.99um_tt_1200mv_85c_slow.hsd
db/cclock.syn_hier_info
db/cclock.tis_db_list.ddb
db/cclock.vpr.ammdb
db/logic_util_heursitic.dat
db/prev_cmp_cclock.qmsg
incremental_db/README
incremental_db/compiled_partitions/cclock.db_info
incremental_db/compiled_partitions/cclock.root_partition.cmp.ammdb
incremental_db/compiled_partitions/cclock.root_partition.cmp.cdb
incremental_db/compiled_partitions/cclock.root_partition.cmp.dfp
incremental_db/compiled_partitions/cclock.root_partition.cmp.hdb
incremental_db/compiled_partitions/cclock.root_partition.cmp.kpt
incremental_db/compiled_partitions/cclock.root_partition.cmp.logdb
incremental_db/compiled_partitions/cclock.root_partition.cmp.rcfdb
incremental_db/compiled_partitions/cclock.root_partition.map.cdb
incremental_db/compiled_partitions/cclock.root_partition.map.dpi
incremental_db/compiled_partitions/cclock.root_partition.map.hbdb.cdb
incremental_db/compiled_partitions/cclock.root_partition.map.hbdb.hb_info
incremental_db/compiled_partitions/cclock.root_partition.map.hbdb.hdb
incremental_db/compiled_partitions/cclock.root_partition.map.hbdb.sig
incremental_db/compiled_partitions/cclock.root_partition.map.hdb
incremental_db/compiled_partitions/cclock.root_partition.map.kpt
output_files/cclock.asm.rpt
output_files/cclock.done
output_files/cclock.eda.rpt
output_files/cclock.fit.rpt
output_files/cclock.fit.smsg
output_files/cclock.fit.summary
output_files/cclock.flow.rpt
output_files/cclock.jdi
output_files/cclock.map.rpt
output_files/cclock.map.smsg
output_files/cclock.map.summary
output_files/cclock.pin
output_files/cclock.pof
output_files/cclock.sof
output_files/cclock.sta.rpt
output_files/cclock.sta.summary
simulation/modelsim/cclock.sft
simulation/modelsim/cclock.vho
simulation/modelsim/cclock_6_1200mv_0c_slow.vho
simulation/modelsim/cclock_6_1200mv_0c_vhd_slow.sdo
simulation/modelsim/cclock_6_1200mv_85c_slow.vho
simulation/modelsim/cclock_6_1200mv_85c_vhd_slow.sdo
simulation/modelsim/cclock_fast.vho
simulation/modelsim/cclock_min_1200mv_0c_fast.vho
simulation/modelsim/cclock_min_1200mv_0c_vhd_fast.sdo
simulation/modelsim/cclock_modelsim.xrf
simulation/modelsim/cclock_vhd.sdo
simulation/modelsim/cclock_vhd_fast.sdo

참고 자료

없음
*현*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
Quartus digital clock project 쿼터스 디지털 시계 프로젝트 A+
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업