UART TX verilog 코드

소개글

UART TX에 대한 verilog 코드, testbench 코드 및 사용 설명서입니다.
Mealy state machine을 이용해 설계한 UART TX에 대한 코드입니다.
Altera DE2 115 보드에 올려 동작확인한 synthesizable 코드입니다.
(synthesizable 코드 = 단순 simulation을 통해 동작확인하는 코드가 아닌 실장을 목적으로 작성된 코드)
모듈 사용 전 동봉된 word파일 (설명서)를 참고하시기 바랍니다.

-UART TX specification
8 bits Data , 1 stop bits 형식 UART TX형식 지원 (기타 형식이 필요하신 경우 메일로 문의)
16 byte FIFO 지원
Even/Odd parity bit 지원
1200,2400,4800,19200,38400,57600,115200 baud rate 지원 (기타 baud rate가 필요하신 경우 메일로 문의)
control register가 존재하여 parity bit type 및 baud rate 설정이 가능
FIFO가 꽉 찬 경우 interrupt 신호를 발생 시킴

기타 문의 사항은 [e-mail]로 문의 주세요.

컴파일 실행환경

verilog

참고 자료

없음