기초실험 및 설계(인하대전자) 가감산회로 예비보고서

소개글

기초실험 및 설계 가감산회로 예비보고서입니다.
담당조교님이 1페이지로 관련된 걸 조사하는 형식의 예비보고서입니다.
구매후 좋은 자료평가 부탁드립니다~

목차

1. 가산회로
2. 감산회로

본문내용

출력 전압이 입력 전압 신호의 가중된 합으로 표현되기 때문에 이 회로를 가중 가산기라고 부른다. 각각의
‘피드인(feed-in)’ 저항을 조정함으로써 그에 해당하는 가산 계수를 독립적으로 조절할 수 있다는 점과 이
로 인해 회로 조정이 매우 간편해진다. 이런 특징은 연산 증폭기의 반전 단자에 존재하는 가상접지의 직접적인 결과인 것이다. 가중 가산기에서 모든 가산 계수들은 반드시 동일한 부호를 가져야 한다.
신호를 반대 부호로 더해야 할 필요가 생기는데 이와 같은 기능은 아래 그림의 회로와 같이 두 개의 연산 증폭기를 이용하여 구현할 수 있다. 연산 증폭기들이 이상적이라고 가정하면, 출력 전압은 다음과 같이 구해진다.

참고 자료

없음