[컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

목차

I. RS 및 D래치
1. 제목 및 목적
2. 원리(배경지식)
3. 참고문헌

II. JK, T 및 D플립플롭
1. 제목 및 목적
2. 원리(배경지식)
3. 참고문헌

본문내용

1. 제목 및 목적
A. 제목
RS 및 D 래치(Latch)
B. 목적
기억소자로서 래치의 기본 개념을 파악하고 이해한다. RS 래치의 원리와 구성 및 동작 특성을 익힌다. D 래치의 원리와 구성 및 동작 특성을 이해하는데 목적을 둔다.

2. 원리(배경지식)
RS 래치(RS-latch)는 한 비트의 데이터 저장 기능을 갖는 회로를 말한다. 비동기식 RS
래치는 두 개의 입력 S와 R을 가지며 각각 S는 셋(Set), R은 리셋(Reset)을 의미한다. 출력으로는 Q와 Q’을 가지는데 이 둘은 보수관계에 있다. 기본 RS 래치는 두 개의 NAND 게이트나 NOR 게이트의 결합으로 구성돼있다.

1) NOR 게이트를 사용한 기본적인 RS 래치
위의 결합된 회로에서 S입력을 “1”로 하면 Q의 출력은 “1”이 되고, S를 “0”으로 해도 Q 출력은 “1”로 유지된다. Q’의 출력은 Q의 출력과 반대로 “0”이 된다. 이 상태를 래치의 셋(set) 상태라고 한다. 또한 R의 입력을 “1”로 하면 Q의 출력은 “0”이 되고 이후 R의 입력을 “0”으로 해도 Q의 출력은 “0”으로 유지된다.

참고 자료

이재수/공학도를 위한 알기쉬운 디지털공학/한올출판사/2001.02.25
이원석,정길수/논리회로실험/생능출판사/2010.03.05
네이버지식백과/http://terms.naver.com/entry.nhn?cid=209&docId=823598&mobile&categoryId=209
http://terms.naver.com/entry.nhn?cid=2915&docId=759989&mobile&categoryId=2915
http://terms.naver.com/entry.nhn?cid=367&docId=751262&mobile&categoryId=367
http://terms.naver.com/entry.nhn?cid=367&docId=753971&mobile&categoryId=367
http://terms.naver.com/entry.nhn?cid=367&docId=754948&mobile&categoryId=367
RS플립플롭,D플립플롭/http://air802.tistory.com/44
이원석,정길수/논리회로실험/생능출판사/2010.03.05