테브난 정리 및 노턴 정리 결과보고서

목차

1. 실험방법
2. 결과 보고서
3. 비고 및 고찰

본문내용

그림<5.6>의 이론적인 테브난 등가회로 3번 그림과 실제로 실험을 통해서 얻은 실험치 1-1의 그림에는 오차가 발생하였다. 우선, 이론값보다 실제로 측정한 값이 전압은 높게 측정 되었고 전류는 낮게 측정 되어서 등가저항의 값이 실제 보다 커지는 일 발생하였는데, 이유는 우선, 이론값은 그 값이 고정이 되어 있으나, 실제로 우리가 실험을 할때는 전압원의 값도 수시로 변하고 또한 멀티미터의 값도 수시로 변하였으므로 전압이 다르게 되었고, 또한 전류가 다르게 측정이 된 이유는 이론값은 저항의 오차율을 고려하지 않고, 정확한 값으로 계산되지만 우리가 실험을 할때는 저항 자체에도 오차율이 존재하므로, 그 값이 변하게 되어서 전류에 영향을 미쳐 실제로 측정된 값과 이론치 사이의 오차가 발생하였다.
비고&고찰
이번 실험은 테브난 정리를 이해하고, 능동회로에서 테브난 등가회로를 그리는 것을 익히는 실험이다. 이번 실험은 저번 실험과 달리 브레드보드에 회로를 구성하는 것에 힘이 많이 들지 않았기 때문에 매우 빠른 실험을 진행 할 수 있었으며, 그로 인해 많은 시간을 줄일 수 있었다.

참고 자료

없음