[디지털시스템][VHDL} Design 4-bit Right Shift Resister 설계

목차

1. Purpose
2. Problem statement
3. Sources & Results
4. Conclusion
5. Reference

본문내용

이번 실습에서는 4개의 flip-flop이 연결된 '4-bit Right Shift Register'를 설계한다.
이번 설계를 위해서는 기본적인 VHDL에 대한 지식이 있어야 하고, 세부적으로는 process문을 다루는 것이 가능해야 하고, testbench source가 주어지지 않았으므로 직접 testbench source를 작성할 수 있어야 한다.

2. Problem statement
① Describe what is the problem.
교안에 주어진 entity를 가지고 '4-bit Right Shift Register'를 설계하고 이것을 test해볼 testbench를 작성한다. 우리에게 주어진 input은 "11001010"이다. 이것이 제대로 작동이 된다면 다시 "11001010"이 출력될 것이다. register의 초기값은 "XXXX"으로 되어있다. 따라서 처음에 4회는 X가 출력되고 그 이후에는 차례대로 "11001010"이 출력될 것이다.

<중 략>

이번 과제를 통해 VHDL code 작성법에 대해 정리할 수 있었다. 그리고 testbench code의 작성도 배웠다. '논리회로설계실험' 시간에 HDL을 사용하여 설계하는 과제가 있었지만 그 때는 거의 다 완성되어있는 code에 빈칸으로 되어있는 부분만 채우면 되는 것이라 어렵지 않았는데 entity를 제외한 모든 부분을 심지어 library까지도 내가 직접 작성해서 생각보다 많이 어려웠다.
어려웠다기 보다는 아직 익숙하지 않아서 서툴렀다.
일단 제일 처음 막혔던 부분은 'entity에서 input과 output을 선언할 때 data type을 어떻게 할 것인가'가 문제였다. 주어진 entity에서는 모두 bit type으로 되어있는데 교안 중간에 보면 'X'가 있어서 이것을 어떻게 처리해야 할지 난감했다. 결국에는 'X'를 처리하기 위해 bit를 std_logic으로 바꿀 수 밖에 없었다.
data type을 안 바꾸고 하려고 했지만 내 실력으로는 힘들었다. 결국 내가 할 수 있는 최선의 방법을 택할 수 밖에 없었다.

참고 자료

Digital Systems Design Using VHDL 2nd edition/ Charles H. Roth, Jr. & Lizy
Kurian John/ THOMSON
그림 참조 http://en.wikipedia.org/wiki/Shift_register