인하대 전자회로 최종프로젝트

목차

1. BJT회로 분석하기
2. MOSFET 회로 분석하기

본문내용

1. 문제의 이해(Ploblems) (공통)
Capacitor-coupled BJT CE amplifer에 관해 다음을 시뮬레이션 하시오.
A. Input을 주지 않은 상태(Vi=0)에서의 각 노트의 DC전압
B. Node 1Vpp-1KHz sine파를 입력했을때의 node S,C,D의 peak-to-peak 전압을 시뮬레이션 하고, 주파수를 낮추면서 gain이 3dB 떨어지는 주파수 fL을 시뮬레이션을 통해 확인 (실제 수식적으로도 회로를 해석하시오)
우선은 위와 같은 Capacitor-coupled BJT CE amplifer 회로를 분석한다. 입력전압을 0, 즉 접지시켰을 때의 DC전압을 구한다. 그 다음으로 입력전압을 1Vpp-1KHz sine파를 node S,C,D의 peak-to-peak 전압을 시뮬레이션 하고, 주파수를 낮추면서 gain이 3dB 떨어지는 주파수 fL을 시뮬레이션을 통해 확인하는데 이론적으로 분석한 값과 일치하는지 비교해본다.

<중 략>

이번 실험을 통해서 모스펫에 대해 더 많은 지식을 쌓게 되었다. 제일 먼저 미러 모스펫에서 Q2의 drain전류 ID2 가 IRef와 같아진다는 것이었다.(전류가 같게 흐르는점) 이점은 이론을 통해서 알고 있었지만 심도있는 고찰을 위해 교재를 살펴보았고 이때 증가된 VOV(VGS - Vt)에 의한 ID2는 Q2의 증가 출력저항 ro2에 따라 증가한다는 사실을 알게 되었었다. 그리고 피스파이스 구현 실험에 있어서 프로젝트를 보았을 때 우선 MOSFET이 PMOS인지 NMOS인지부터 확인하였다. 그런데 이는 기호에서 게이트쪽으로 들어가는 화살표가 있으므로 NMOS라고 결론을 내리고 분석을 시작하였다.

참고 자료

없음