[asic] d_flipflop

목차

1. 문제 설명
2. 기본적인 이론
3. PROGRAM
4. 테스트 벤치(Test Bench)
5. SIMULATION 결과

본문내용

1. 문제 설명
VHDL 프로그램을 사용하여 4X1 Multiplexer에서 4개의 3Bit 입력을 받아서 2Bit SEL값에 따라 이중에서 하나의 입력값을 3Bit 출력하고, 4X1 Multiplexer의 하나의 3Bit 출력값을 D-flipflop의 3Bit 입력값으로 넣어주고 Clock과 Reset에 의해 최종적으로 3Bit 출력을 내보내는 프로그램을 구조적 모델링을 하고 테스트 벤치(Test Bench)를 하여 결과를 확인하자.

2. 기본적인 이론
플립플롭이란 기억소자로서 1비트의 정보를 저장하 수 있는 능력을 가진 2진 셀이며 클럭에 따라서 작동한다. 만약 입력이 '1'이면 d의 값에따라 q값이 결정된다.

참고 자료

없음