전자회로실험 실험3 오디오증폭기 결과보고서

소개글

A+ 받은 보고서입니다.
각 실험별로 코멘트를 하였고, 며칠씩 걸려가며 시뮬레이션을
전부 다 돌리며 작성한 보고서라 만족 하실겁니다.
비고 및 고찰을 아주 상세하게 기록 하였습니다.

목차

1. 실험 목적
2. 실험 이론
3. 실험 결과 및 분석
4. 시뮬레이션
5. 비고 및 고찰

본문내용

1. 실험 목적
(1) CE 증폭기, B급 푸시풀 출력단, 피드백의 원리를 이해한다.
(2) 주어진 규격을 만족하는 오디오 증폭기를 제작한다.

2. 실험 결과 및 분석
<그림 1.11>의 피드백이 없는 증폭기 회로를 구성하시오.
다음과 같은 절차에 따라서 이득, 입력저항, 주파수 응답(대역폭)을 구하시오.
= 1kHz, 25mVpp 정현파를 입력단에 가하여 8 양단의 전압을 측정하고 이득을 구하시오.
= 입력단에 R6를 연결하고, 저항값을 변화시키면서 출력전압의 크기를 측정함으로써
입력저항을 구하시오

<중 략>

피드백이 없는 회로보다 이득 값이 약간 떨어졌음을 알 수 있었는데, 그 이유는 증폭기의 대역폭이 이 증폭기의 중간 대역 이득이 감소한 만큼 증가하게 되기 때문이고, 따라서 증폭기의 이득과 대역폭의 곱이 일정하게 유지되야하기 때문이라고 볼 수 있습니다. 교수님께서 설명하시기를 negative 피드백을 추가 함으로써 gain은 떨어지고 대역폭은 증가한다고 말씀 하셨기에 이 같은 결론을 얻을 수 있었습니다. 아래의 두
시뮬레이션 결과를 비교 해 보면 알 수 있듯이 왼쪽이 피드백 없는 회로도, 오른쪽이 피드백 있는 회로도인데, 각각 분석 해 보면 이득 값이 피드백이 회로도에 추가 됨으로써 줄어 든다는 것을 가시적으로 알 수 있습니다.

<중 략>

= 우선 위 표의 조건을 만족하는 시뮬레이션 결과를 얻기 위해 회로도를 구성 한 결과 위와 같이 나왔고, R1, R2, R4, R5, R8을 조절하여 가장 설계조건에 만족하는 값을 찾았더니 각각 40K, 3.7K, 155, 130, 2.7K 가 나왔습니다. 이 회로도를 바탕으로 AC스위핑 한 결과 오른쪽 그래프 파형을 얻을 수 있었는데, 여기서 수치값을 읽어보면 이득값은 약 27dB이 나왔습니다. 이는 주파수 응답을 dB로 표현 한 그래프이기

<무왜곡 최대 출력 전압 시뮬레이션 결과 파형>
때문에 값을 그대로 사용 가능하였고, 저주파수 은 약 40Hz, 고주파수 는 약 9.4MHz로써 50Hz이하 1MHz이상의 설계조건에 부합되었습니다

참고 자료

없음