디지털 논리 TFF 회로 설계

소개글

스위치 레벨로 구현된 비동기 제어 입력 신호 t을 갖는 tff
회로 설계 및 검증논리회로

아래와 같은 진리표를 갖는 tff
T clk Q
1 rising 토글(Toggle,현재상태를 반전시킴)
0 X 래치(현재 상태를 유지함)

목차

1. dlatch_p (switch 레벨 소스)
2. dlatch_n (switch 레벨 소스)
3. Mux_n (switch 레벨소스)
4. Not_c (switch 레벨 소스)
5. Tb_tff_using_dff (rtl 레벨소스)과 출력 파형

본문내용

module tff_using_dff //
(
output q,
input clk,t
);

wire n,d;
wire qn;
supply1 vcc;
supply0 gnd;

dlatch_p U1 (n,clk,d);
dlatch_n U2 (q,clk,n);
mux_n U3 (d,d,qn,t);
not_c #(40) U4 (qn,q);

endmodule


`timescale 1ps/1ps

module dlatch_p // using bufs,
(
output q,
input en,d
);

parameter pd = 87;
parameter pd1 = (25:45:75); // parameter pd =57;
parameter pd2 = (35:55:85); // parameter pd =57;

참고 자료

없음