차동 증폭기 회로

소개글

차동 증폭기 회로에 관한 자세한 정리

목차

없음

본문내용

1. 이론

1)차동 증폭기 개요

차동 증폭기는 아날로그 집적회로를 구성하는 기본적인 기능 블록으로서 연산증폭기와 비교기 IC의
입력단으로 사용된다. 차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의 출력단자를 가지며, 두
입력신호의 차를 증폭하는 기능을 갖는다. BJT나 MOSFET로 구현될 수 있으며, 이미터 결합 차동쌍
또는 소스 결합 차동쌍과 정전류원, 능동부하 등의 블록으로 구성된다.

? 차동 증폭기의 구조 및 동작원리

밑의 그림은 BJT 차동증폭기의 기본적인 구조이다. 두 개의 NPN 트랜지스터 가 이미터 결합 차동쌍을 구성하고 있으며, 이 트랜지스터들은 정전류원 에 의해 선형영역으로 바이어스 된다. 정전류원의 출력저항 Ro는 클수록 바람직하며, 여기에서는 Ro=인 이상적인 정전류원을 가정한다. 또한 차동쌍을 구성하는 두 트랜지스터는 특성이 정합(matched) 되었다고 가정한다. 입력신호 는 차동쌍을 구성하는 각 트랜지스터의 베이스로 인가되며, 출력 는 차동쌍의 컬렉터에서 얻어진다. 전원과 컬렉터 사이에 부하저항 Rc가 연결되며, 실제 IC에서는 능동부하로 구현된다.

참고 자료

없음