5주차 예비보고서 (테브난,노턴정리)

소개글

박대철, 「기초전자전기회로 실험」, 사이텍미디어, 2006, 참고.

목차

없음

본문내용

회로망을 등가회로로 고치면 위와 같은 회로가 나온다. 위 회로에 부하 저항 을 접속한 경우, 로 전류값을 구할 수 있다.

2) 노턴 정리
테브난 정리와 유사한 이론이지만, 테브난 정리에서 등가회로를 1개의 와 1개의 를 직렬로 표현한 것과는 좀 다르게 노턴 정리에서는 1개의 전류원 과 1개의 내부 저항 의 병렬연결로 등가회로를 표현한다. 은 회로의 두 단자를 단락시킬 때 흐르는 전류와 같고, 은 부하 저항을 제거하고 전압원을 단락한 후에 제거한 부하 저항에서 바라본 저항값을 구하면 된다. 즉, 은 두 단자 사이의 모든 전원을 그 내부저항으로 대치시킬 때 나타나는 두 단자 사이의 합성저항과 같다.







위 회로에서 두 단자 사이를 단락시키고, 먼저 전압원에서 본 전체 저항 를 구한다. 그 후, 전원에서 나오는 전체 전류 를 구해서 전류분배 공식 를 이용해 단락된 곳에 흐르는 전류 을 구한다.
은 테브난 정리에서 를 구할 때와 같이 위 회로에서 전압원 를 단락시킨 후, 두 단자 에서 본 전체 저항 로 구할 수 있다.

참고 자료

없음