JK와 T 플립플롭 실험 예비보고서

소개글

보고서 점수 만점 받은 겁니다. 필요하신분 참고하세요!

목차

없음

본문내용

1.실험 목적
※JK 플립플롭(flip-flop)의 구성원리와 동작논리를 이해한다.
※T(toggle) 플립플롭의 구성원리와 동작논리를 이해한다.
2.실험 이론
(1)JK 플립플롭
RS-FF에서는 입력단자 R과 S에 1을 동시에 인가해서는 안 된다. JK-FF은 이런 RS-FF의 단점을 보완한 것으로, J와 K 입력단자에 동시에 1이 인가될 때 출력 값이 반대로 바뀌는 기능을 수행한다. 즉, JK-FF의 J와 K 입력단자를 각각 RS-FF의 R과 S 입력단자로 생각하면, JK=00, 01, 10일 경우에는 RS-FF과 동일한 기능(JK=RS=00일 경우 출력 변화 없음, JK=RS=01일 경우 리셋 기능을 수행하여 출력 Q=0이 됨, JK=RS=10일 경우 세트 기능이 수행되어 출력 Q=1이 됨)을 수행하며, JK=11일 경우에는 클럭의 상승 모서리가 발생하기 이전에 가지고 있던 출력 값이 클럭의 상승 모서리가 발생하고 난 다음에는 반대로 바뀌게 된다.

<중 략>

(2)실험 2 : T-FF의 실험
JK-FF의 J, K 입력을 서로 연결하여 T-FF을 구성한다. 아래 그림과 같이 기본 게이트로 구성된 JK-FF로부터 T-FF을 구성하고 입력 T에 대한 출력 Q와 Q(bar)를 확인하여 표에, 동작특성은 타이밍도에 나타낸다.
①실험 1의 ①~⑤를 반복한다.

참고 자료

없음