counter shifter verilog

소개글

counter shifter verilog입니다.

목차

없음

본문내용

1.실습목표:Count register는 clock이 가해짐에 따라 증가하거나 감소하는 register이고 shift register는 clock이 가해짐에 따라서 binary bit pattern을 shift하는 register이다. Count register와 Shift register를 설계및 검증해본다.
2. 기초이론
Register는 여러개의 flipflop으로 구성되어 있으며 flipflop은 하나의 비트를 기억할 수 있다. 그러므로 n비트의 데이터를 기억하려면 n개의 flipflop으로 구성된 register가 필요하다. 이러한 register를 이용해서 counter를 설계 할 수 있다. Counter는 clock pulse를 가해짐에 따라 증가하거나 감소하는 register이다.
Counter를 설계할 때는 state diagram과 상태변이표를 작성한다.
Count register gray code & state diagram
상태변이표
회로도
Shift register
Shift register는 clock pulse가 가해짐에 따라서 binary bit pattern을 shift right 또는 shift left하는 register이다. shift연산은 logical shift와 arithmetic shift로 나뉜다. logical shift는 shift in bit가 항상 0이고 arithmetic shift는 shift bit in이 right방향은 signbit이고 left방향은 0이 된다.
Shift register의 회로도
3.구현내용
(1)Design Specification
Count Register

<중 략>

1.실습목표:Count register는 clock이 가해짐에 따라 증가하거나 감소하는 register이고 shift register는 clock이 가해짐에 따라서 binary bit pattern을 shift하는 register이다. Count register와 Shift register를 설계및 검증해본다.
2. 기초이론
Register는 여러개의 flipflop으로 구성되어 있으며 flipflop은 하나의 비트를 기억할 수 있다. 그러므로 n비트의 데이터를 기억하려면 n개의 flipflop으로 구성된 register가 필요하다. 이러한 register를 이용해서 counter를 설계 할 수 있다. Counter는 clock pulse를 가해짐에 따라 증가하거나 감소하는 register이다.
Counter를 설계할 때는 state diagram과 상태변이표를 작성한다.
Count register gray code & state diagram
상태변이표
회로도
Shift register
Shift register는 clock pulse가 가해짐에 따라서 binary bit pattern을 shift right 또는 shift left하는 register이다. shift연산은 logical shift와 arithmetic shift로 나뉜다. logical shift는 shift in bit가 항상 0이고 arithmetic shift는 shift bit in이 right방향은 signbit이고 left방향은 0이 된다.
Shift register의 회로도
3.구현내용
(1)Design Specification
Count Register

참고 자료

컴퓨터 공학 기초설계 수업자료