전자회로_CMOS Differential Amp 설계

소개글

전자회로_CMOS Differential Amp 설계
PSPICE를 이용한 CMOS Differential Amp 설계

목차

1. 설계 목표
2. 최종 설계 회로
3. 설계 회로의 이론적 계산을 통한 해석
5. 저주파 전압 이득의 극대화를 위한 설계 방법과 비교
6. 결과 토의

본문내용

1. 설계 목표
아래에 제시된 CMOS 소자를 이용하여 어떻게 해야 저주파에서 전압이득을 극대화 할 수 있는지를 설계 목표로 설정 하였다.
2. 최종 설계 회로
※ 최종 설계에 사용된 소자들의 파라미터
CMOS 소자 파라미터
Parameter
= 0.5um
NMOS
PMOS
(nm)
9
9
(fF/um2)
3.8
3.8
(cm2/Vs)
500
180
(uA/V2)
190
68
(V)
0.7
-0.8
(V)
3.3
3.3
|| (V/um)
20
10
(fF/m)
0.4
0.4
최종회로의 MOSFET 소자 파라미터
- = Lmin × 1.2 = 0.5um × 1.2 = 0.6um
- = n × L = 100 × 0.6um = 60um
이외 파라미터 값
- = 3.3V , = -3.3V
- = 100uA
- = || × L = 20 × 0.6 = 12V
- = || × L = 10 × 0.6 = 6V
3. 설계 회로의 이론적 계산을 통한 해석
위의 표를 통해 값이 증가함에 따라 이득이 증가하는 것을 관찰할 수 있으며, 의 값이 100일 때 가장 큰 이득을 가지는 것을 볼 수 있다. 3dB 주파수는 로 이 증가함에 따라 가 감소하는 것을 알 수 있고, 이 증가함에 따라 CMRR이 증가하는 것을 볼 수 있다.
① = 1
- 이론 값 : = 20.85 dB , = 3.9605
- 측정 값 : = 24.116 dB , = 2.6150
② = 5
- 이론 값 : = 27.84 dB , = 3.9105
- 측정 값 : = 29.627 dB , = 3.7395
③ = 20
- 이론 값 : = 33.86 dB , = 3.7338
- 측정 값 : = 35.315 dB , = 4.0093
④ = 50
- 이론 값 : =37.84 dB , = 3.4242
- 측정 값 : = 38.391 dB , = 3.9105
3) 전류원의 선택
높은 CMRR을 얻기 위해서는 식 에 따라 가 클수록 CMRR이 커지게 된다. 는 전류원 쪽의 부하저항인데, 이는 아래와 같이 전류 미러를 어떤 것으로 사용하는가에 따라 를 크게 할 수 있다.
① 기본 MOSFET 전류 미러
간단한 MOSFET의 전류 미러를 보여주고 있다. , 이 포화 상태로 동작할 때에 다음과 같은 출력전류 와 기준 전류 의 관계를 보여준다. 이다. 이는 과 사이의 관계는 오직 트랜지스터의 결합 구조에 의해서 결정되는 것을 알 수 있다.

참고 자료

없음