회로이론실험-플리프롭 및 레치

소개글

공학을 배우는 학부 학생에게 추천합니다

목차

1. 실험제목 : 플리프롭 및 레치
2. 실험목적
3. 이론
(1) 플리플롭(Flip-Flop)
2) RS 플리플롭
3) JK 플리플롭
4) D 플리플롭
5) T플리플롭

4. 실험장치
5. 실험방법
6. 참고문헌

본문내용

회로이론 #2
1. 실험제목 : 플리프롭 및 레치
2. 실험목적
순차식 논리회로의 기본 소자인 플리프롭과 래치의 여러 종류
(D 타입, T타입 ,RS 타입, JK 타입) 에 대한 기능의 차이를 알아보고
동작조건을 확인한다.
3. 이론
(1) 플리플롭(Flip-Flop)
1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q`)을
가짐 Q = 1 : Set, Q = 0 : Reset 클록(Clock,C)이라는 제어입력(Triggering)
을 가지며 입력 신호가 상태 변환을 일으키기 전까지는 원래의 상태를 유지
종류 : RS 플리플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2) RS 플리플롭
S(Set), R(Reset), C(Clock)의 입력과 Q,Q`의 출력을 가짐
클록 C에 신호가 들어오지 않으면 S나 R의 입력의 값에 관계없이 출력은
변화가 없음 Q(t)는 현재 상태의 출력값을 Q(t+1)은 클록 신호가 변한 다음
상태의 값을 나타냄




5. 실험방법
(1) 아래 그림은 NAND 게이트로 이루어진 lavel-sensitive transparent
RS 래치이다.
a. 위의 회로를 TTL 7400을 사용하여 구성하라.
b. a에서 만들어진 래치에 입력값을 넣어서 관찰될 수 있는
상태도를 그려라.
(2) 아래 그림은 edge-trigger RS 플립프롭을 만든 한 예이다.
a. 위 그림의 회로를 7400과 7404를 사용하여 만들어라.
b. 위 회로의 타이밍 선도를 그려라
c. 위의 플립프롭은 positive

참고 자료

(1) 디지털 회로실험 (한양대학교 전자 컴퓨터 전기제어공학부)
(2) http://blog.naver.com/skenwhgdk