디지털공학(논리회로) 전가산기 설계
- 최초 등록일
- 2009.12.06
- 최종 저작일
- 2009.06
- 4페이지/ 한컴오피스
- 가격 2,000원
목차
1. 분석
2. 설계
3. 검증
4. 토의
본문내용
1. 분석
제작해야할 회로는 1의 보수 계산이 가능한 전가산기이다. 제한조건은,
3 to 8 Decoder, 2 to 1 MUX, MUX Selection Switch, NOT, AND, OR 게이트만 이용해야 하고 4비트 숫자를 양수로 입력하고 양/음 선택 스위치가 0일 때 양수 입력, 1일 경우 입력된 양수를 1의 보수로 변환시켜 계산하는 것이다. 단, 입력은 Bus Input 과 Splitter로 입력하고 출력은 Merger와 Bus Probe로 해야 한다.
여기서 중점적으로 다루어야 할 부분은 1의 보수 선택 스위치의 값에 따라 입력값이 1의 보수로 바뀌도록 해야 한다
3. 검증
설계과제 안내파일에 나온대로 2+3의 계산과 -3-1의 계산을 출력하면
→2+3의 계산
→-3-1의 계산
4. 토의
처음에 설계할 때는 마지막 캐리를 자연스럽게 첫 번째 디코더의 입력으로 연결시켰지만 X가 뜨는 걸 보고 뭐가 잘못되었는지 금세 알아차릴 수 있었다. 그리고 이 회로는 가산기이기 때문에 1의 보수와 양수의 계산을 섞어서 할 수 없고 단순히 양수의 계산, 1의 보수의 계산. 이렇게 두 가지밖에 하지 못하지만 1의 보수 변환 스위치를 입력 A와 B에 따로 연결시켜 1의 보수와 양수를 더
참고 자료
없음