• 캠퍼스북
  • 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

캐시 디자인(Cache design)

*수*
개인인증판매자스토어
최초 등록일
2009.10.09
최종 저작일
2007.05
7페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니

소개글

목차 참고해 주세요....

목차

1. 캐시 메모리 개념
2. 특징
3. 캐시의 기본 동작
4. 캐시의 역할
5. RAM Cache(외부캐시, 2차 캐시)
6. Disk Cache
7. 캐시 메모리 성능 비교

본문내용

1. 캐시 메모리 개념
: 주기억 장치의 access time과 CPU의 심한 처리 속도차를 줄이기 위해 주기억 장치와 CPU 사이에 있는 작은 메모리.
명령이나 데이터를 일시적으로 저장하는 플립플롭으로 이루어진 처리기의 속도와 비슷한 레지스터로 고속 버퍼라고도 부른다. 캐시는 컴퓨터 사용에 관한 연구를 하면서 생긴 확률상의 해결책으로 램을 사용함에 있어서 조금 더 빠르게 시스템 속도를 증가시키기 위해 고안된 것이다. AT에서는 캐시메모리가 사용되지 않았지만, 프로세서의 고속화에 따라 요즘은 대부분 128-512KB까지의 캐시 메모리를 사용하고 있다.
중앙처리 장치의 속도와 주기억 장치의 속도 차이가 현저할 때 명령어의 수행 속도를 주기억 장치의 속도에 비례하지 않고 거의 중앙처리 장치의 속도와 같도록 하기 위한 것으로, 기억된 정보의 일부분을 Key로 하여 관련된 사항을 즉시 찾을 수 있도록 하는 기억 장치로 CAM((Content Addressable Memory)이라고도 하며, CAM은 주소의 개념을 사용하지 않고 사상(mapping : 대응)의 개념을 사용한다.

2. 특징
: 기억 용량이 작은 IC 기억 장치에 많이 사용한다.
기능 회로이므로 동일한 회로 형식으로 여러 가지 논리 기능이 가능하며, VLSI화에 적합하다.
명령이나 데이처를 찾기 위해 캐시 메모리에 접근하여 원하는 정보가 존재하면 hit, 그렇지 않으면 miss라 한다.
일반적으로 캐시 메모리 용량보다 처리하고자 하는 프로그램이 클 경우 반드시 miss가 생기게 된다. 이때는 주기억 장치에서 필요한 프로그램이 캐시 메모리로 옮겨져야 한다. 만일 캐시 메모리는 적당한 크기의 용량이어야 한다. 원하는 명령이 캐시 메모리에 없을 때는 페이지 교환이 일어난다.
캐시 메모리에 오직 1개의 페이지만 존재하도록 설계하는 경우를 직접사상(direct mapping)이라 한다.
캐시 메모리에 1개가 아니라 여러 개의 페이지가 존재하면 이들 페이지를 세트(set)라 하는데, 이러한 설계 방법을 set associative mapping이라 한다.
주기억 장치의 모든 페이지들을 캐시 메모리에 전부 기억시킬 수 있을 때는 fully associative mapping 이라 한다.

참고 자료

없음
*수*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 [컴퓨터 구조] CPU-Pipeline 7페이지
    또한 L1 캐시중 8K의 ETC(Execution Trace Cache)라 ... 인텔의 Netburst Micro Architecture의 디자인 원칙을 ... 부위별 수행으로 높은 클럭을 가능하게 하는 deeply pipelined design
최근 본 자료더보기
탑툰 이벤트
캐시 디자인(Cache design)
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업