16bit CPU 설계

소개글

16bit CPU 설계 레포트 입니다.
A+ 레포트 이구요 일일이 pspice로 설계한 자료입니다.

목차

§ 명령어 사이클

§ 명령어
- 레지스터 참조 명령어 -
- 메모리 참조 명령어 -
- 입출력 명령어 -

§ 프로그램 인터럽트

§ 인터럽트 사이클
기본컴퓨터의 HW 설계
- 기본 컴퓨터의 하드웨어 구성 요소 -
- 기본 컴퓨터의 하드웨어 구성 소자 -

§ 3×8 동작 디코더와 4×16 타이밍 디코더

§ 컴퓨터 레지스터
- Memory[메모리 장치] -
- DR[데이터 레지스터] -
- AC[누산기 레지스터] -
- IR[명령어 레지스터] -
- TR[임시 레지스터] -
- AR[주소 레지스터] -
- PC[프로그램 카운터] -
- INPR[입력 레지스터] -
- OUTR[출력 레지스터] -

§ Sequence Counter

§ 제어 플립플롭

§ CPU 전체 설계 회로

본문내용

§ 명령어 사이클
● 연산(명령어)에서 각 state를 실행하는 단계
- fetch : 명령어를 메모리에서 가져온다.
- decoding : 명령어를 해석한다.
- execution : 간접 주소 방식일 경우 메모리로부터 유효주소를 읽어 온다. 명령어를 실행하고 다시 첫 단계로 돌아온다.
● 각 단계에서의 마이크로 연산의 횟수는 각각 다른 길이를 가진다.

● (Fetch → decoding → execution)
Fetch & decode (T0, T1, T2)과정에서의 타이밍: 모든 명령어에 공통으로 동작한다.
● T0 타이밍의 하드웨어 동작
- 버스 입력 선택: S=010하여 PC를 버스에 연결
- AR의 LD=1로 하여 BUS의 값을 AR에 전송

● T1 타이밍의 하드웨어 동작
- 메모리 Read=1 (/WE=1, /OE=0, /CS=0: 메모리주소는 유효)
- S=111 , 메모리의 내용을 버스에 싣는다.
- IR의 LD=1로 하여 BUS의 값을 IR에 전송
- PC의 INR=1로 하여 PC의 값을 하나 증가시킨다.

● T2 타이밍의 하드웨어 동작
- IR의 연산 코드 부분이 디코드 된다.
- 간접 비트가 플립플롭 I 에 전해진다.
- 주소 부분은 AR로 전송된다.

● T3 에서의 마이크로 연산 : D를 해석하여 명령어 종류를 결정
- D`7 I T3 : [1___XXX] : indirect addressing: AR ← M[AR] ,
유효주소의 메모리를 읽어 오고 T4 클럭에서 연산을 실행한다,
SC는 1 증가된다.
- D`7 I` T3 : [0___XXX] : direct addressing: no operation -> indirect addressing과 timing을 맞추기 위하여 쉰다.
- D7 I` T3 : [0111XXX] : 레지스터 참조 명령어 실행
- D7 I T3 : [1111XXX] : 입출력 명령어 실행

참고 자료

없음