VHDL

*세*

최초 등록일: 2000.11.11
최종 저작일: 2000.11; 11페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (1)
자료문의 (0)
판매자정보

본문내용

VHDL(Very High Speed Integrated Circuit Hardware Description Language) 개요

전자 산업은 곧 부품산업이라고 해도 무리가 없는 듯하다. 그 중에서도 반도체분야는 부품산업의 꽃이라고 할 수 있다. 그러나 가치가 있는 만큼 어려움이 따르는 것은 당연한 이치라고 생각한다. 종래의 반도체 설계는 주로 숙련된 엔지니어가 schematic capture를 이용하였으나, time-to-market과 설계의 복잡도 증가로 새로운 방법이 나타나게 되었는데 그것이 바로 (V)HDL이다.

참고 자료

없음

이 자료와 함께 구매한 자료

[VHDL 프로그램] VHDL 총정리 18페이지
VHDL Quick Start 42페이지
Logic Synthesis with VHDL Sequential Circuits 27페이지
VHDL+Xilinx=시계 (회로도+소스) 20페이지
VHDL문법 7페이지

자료후기(1)

주의사항

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

VHDL실습 디지털 시계 14페이지

VHDL 및 실습 디지털 시계 설계 및 시뮬레이션 1.서론 ‘디지털시계‘ ... 라는 전체 시스템의 설계를 vhdl이나 schematic등 하나의 디자인이
VHDL실습 VGA Pattern Generator 14페이지

VHDL 및 실습 1.서론 (1) 빛의 3원색 색의 3원색과 빛의 3원색은
VHDL실습 상태머신 설계 18페이지

VHDL 레포트 1.서론 (1) state machine (2) BCD
VHDL 신호등 구현 7페이지

VHDL 신호등 구현 목차 개요 및 설계 코드 구현 결과 사진 힘들었던 점
디멀티플렉서 VHDL 설계 3페이지

▣ 디멀티플렉서 설계 Ⅰ. 수행 및 제출(1) Ⅱ. 수행 및 제출(2) Ⅲ. 수행 및 제출(3) [비교 설명] 과 는 모두 디멀티플렉서를 설계한 시뮬레이션의 결과이다. 두 디멀티플렉서 모두 입력의 s와 출력의 y모두 벡터로 선언하였다.(입력의 s의 경우 2비트, 출력의..
VHDL을 통해 구현한 Counter 14페이지

1.목적(Purpose) 이번실습은 지난번 실습에서 배운 FlipFlop을 이용하여 3bit의 counter를 설계하는 실습이다. 유한상태기계(FSM)에 대한 개념을 알고, Moore machine과 Meanly machine의 작동방식을 알아보고, 차이점을 생각해 본..
VHDL를 이용한 FPGA설계 16페이지

작년 말 비트코인 광풍으로 한국은 몸살을 앓았다.학생 직장인 너나 할거 없이 대부분 뛰어들었으며 빨리 시작한 사람들은 돈을 땄겠지만 그렇지 못하고 돈을 잃은 사람도 훨신 많기에 이러한 도박성을 가진 가상화폐의 경각심을 알리기위해 제작하게 되었다.
multiplexer(멀티플렉서) VHDL 실습보고서 12페이지

Larry L Kinney 7th 3.Source & Results 1)VHDL
VHDL실습 메모리(ROM,RAM)설계 10페이지

VHDL 레포트 1.서론 - (1) signal vs variable (
VHDL-1-가산기,감산기 34페이지

시뮬레이션 결과 및 설명 Schematic VHDL X는 50ns 간격으로 ... std_logic); end component; component OR_VHDL ... port map(temp1, Ci, S, temp3); ORG : OR_VHDL
VHDL코드를 이용한 4비트 감가산기 구현 8페이지

설계 배경 디지털 시스템 수업시간에 익힌 내용을 토대로 quartus로써 vhdl ... 결과 VHDL CODE를 이용하여 소스를 구성하고 이를 Digcom v3.2에 ... VHDL code --4bit subadder-- library ieee;
VHDL실습 MUX 및 Decoder 18페이지

VHDL 및 실습 MUX 및 Decoder 설계 및 시뮬레이션 1.서론 ... 내가 설계한 칩이 어느 위치에 있는지 확인할 수 있다. file-new-VHDL ... 다음과정들은 schematic으로 디자인한 과정과 동일하다. schematic과 vhdl로
패리티 검사기 VHDL 설계 2페이지

▣ 패리티 검사기 설계 Ⅰ. 수행 및 제출(1) Ⅱ. 수행 및 제출(2) 입력데이터 결과 00000000 0 10100011 0 11010010 0 11111111 0 패리티 검사기는 데이터 전송 시에 오류를 검사하기 위해 사용된다. 설계한 패리티 검사기는 입력 데이터..
수의 정렬 회로 VHDL 설계 4페이지

▣ 수의 정렬 회로 설계 Ⅰ. 수행 및 제출(1) Ⅱ. 수행 및 제출(2) Ⅲ. 수행 및 제출(3) [ⅰ. 결과 분석] 는 수의 정렬 회로 시뮬레이션의 결과이다. a와 b에 입력한대로, seg와 select_seg에서 주어진 값들을 출력하는 것들을 확일 할 수 있었다...
우선순위 인코더 VHDL 설계 4페이지

▣ 우선순위인코더 설계 Ⅰ. 수행 및 제출(1) 입 력 출 력 d0 d1 d2 d3 d4 d5 d6 d7 a b c V 0 0 0 0 0 0 0 0 x x x 0 1 0 0 0 0 0 0 0 0 0 0 1 x 1 0 0 0 0 0 0 0 0 1 1 x x 1 0 0 0..
[VHDL] EC-2 마이크로 프로세서(microprocessor) 구현 17페이지