플립플롭 예비

소개글

플립플롭 예비 레포트 입니다

목차

1.실험 제목
2.실험 목적
3.이론
4. 참고 내용
5.실험 절차
6.실험회로도

본문내용

1.실험 제목
-플립 플롭

2.실험 목적
순서논리회로의 기반이 되는 플립플롭의 동작원리를 살펴보고 전반적인 이해를 도모한다.

3.이론
플립플롭은 1개의 bit 정보를 기억할 수 있는 기억 회로이다.
플립플롭은 외부에서 입력을 가하지 않는 한 원래의 상태를 유지한다. 플립플롭의 출력정보는 2가지인데 서로 보수 관계이다(Q=1이면 =0, Q=0이면 =1).
플립플롭(flip-flop)은 정보의 저장 또는 기억회로, 계수 회로 및 데이터 전송회로 등에 많이 사용된다. 물론 이 Flip-Flop은 기본적인 논리 Gate를 조합함으로써 만들어진다.
플립플롭의 종류로는 구성에 따라 RS 플립플롭, D 플립플롭, T 플립플롭, JK플립플롭 등으로 구분된다.
(1)기본 RS 플립 플롭

가장 단순한 형태의 RS 플립플롭으로 두 개의 NAND 게이트나 NOR 게이트로 구성할 수 있다. 입력은 각각 S 와 R로 표기되며 출력은 Q와 로 표기된다. S와 R은 각각 Set와 Reset을 의미한다.
만일 S와 R이 동시에 1이 되면 Q와 이 동시에 1로 되기 때문에 플립플롭의 기본적인 성질에 위반되며, 불법으로 간주된다. 만일 S와 R이 동시에 0이 되면 Q와 는 앞의 상태를 그대로 유지하며, 불변한다.
(2)RS 플립 플롭

RS 플립 플롭은 이진법으로 표시되는 정보를 저장했다가 클럽 펄스가 들어오면 이를 플립 플롭의 출력에 전달할 수 있도록 구성된다. 그림 2(a)의 RS 플립 플롭에서, 만일 클럽 펄스 입력 CLK가 0의 상태에 있다면 마치 기본 RS 플립플롭에서 S=R=0인 것과도 같은 경우가 되므로 Q 와 는 불변이다. 그러나 만일 클럭 펄스가 들어와서 CLK가 1의 상태로 된 동안에는 그림 2(a)의 RS플립 플롭이 그림 1(a)의 기본 RS 플립 플롭과 꼭 같게 되므로 그림 1(c)의 진리표와 같이 동작하게 된다. 이 때 클럭 펄스가 끝나고 나면 Q 와 는 또다시 불변으로 남게 되므로 RS플립플롭은 클럭 펄스가 들어올 때에만 성립하게 된다. 표시기호에서 CLK앞에 작은 동그라미가 있는 것은 부(negative)의 클럭 펄스, 즉 클럭 펄스의 하강 모서리에서 동작한다는 것이고, 반대의 경우에 있어서는 정(positive)의 클럭 펄스에서 동작한다는 것을 뜻한다.

참고 자료

없음