비선형 연산 증폭기 회로 예비레포트
- 최초 등록일
- 2009.03.11
- 최종 저작일
- 2008.03
- 5페이지/ 한컴오피스
- 가격 4,000원
소개글
비선형 연산 증폭기 회로 예비레포트 입니다.^^ 성심성의껏 작성하여 정리 하였습니다.
목차
1. 실험 목적
2. 기초 이론
1) 비교기
2) 능동 반파 정류기.
3) 능동 첨두 검출기
4) 능동 양 리미터
5) 능동 클램퍼
3. 실험
본문내용
1. 실험 목적
1) 검출기를 만들어 본다.
2) 능동 반파 정류기의 출력을 관찰한다.
3) 능동 첨두 검출기의 출력을 측정한다.
4) 저 레벨 신호를 제한한다.
2. 기초 이론
1) 비교기
-> 연산 증폭기를 사용하는 가장 단순한 방법은 귀환 저항을 사용하지 않는 개방루프 방식이다. 연산 증폭기는 높은 이득을 가지므로 전형적으로 수 마이크로 볼트에 해당하는 극히 작은 에러 전압에 대해서도 최대의 출력 파형을 나타내게 한다. 예를 들어 V1이 V2보다 더 클 때 에러전압은 양의 부호값이 되고 이에 따라 출력전압은 부호가 양인 최대값, 즉 전원 전압보다 전형적으로 1내지 2V 작은 전압값을 가지게 된다. 반면에 만약 V1이 V2보다 작다면 부호가 부인 최대 전압값을 출력에 나타낸다. 잠깐 언급했던 내용을 요약하면 양의 극성을 갖는 에러전압은 양의 최대 전압값을 출력으로, 그리고 음의 극성을 갖는 에러전압은 음의 최대 전압값을 출력으로 한다는 것을 보여주고 있다. 이와 같이 동작되는 연산 증폭기를 비교기라 부르는데 그 이유는 연산 증폭기가 하는 일이 단순히 V1과 V2를 비교하여 V1이 V2보다 크거나 작음에 따라 각각 부호가 양인 포화전압 eh는 부호가 음인 포화전압이 출력되기 때문이다.
2) 능동 반파 정류기
-> 연산 증폭기는 다이오드 회로의 성능을 향상시킬 수 있다. 한 가지 예를 들어 보면 연산 증폭기는 다이오드 오프셋 전압의 영향을 제거할 수 있으므로 오프셋 전압보다 더 작은 크기를 갖는 저레벨의 신호들을 정류하거나 첨두 검출, 클립, 그리고 클램프 시키는 등의 기능이 가능하다. 또한 연산 증폭기의 버퍼링 능력은 다이오드 회로에 대한 소스 및 부하의 영향을 없앨 수 있다. 연산 증폭기와 다이오드를 결합한 회로를 능동 다이오드 회로라고 부른다.
참고 자료
없음