transmission line, matching, filter 설계 (microstrip, cpw, waveguide, siw, stub)

목차

1. Transmission Line 설계

a. Microstrip Line 설계
b. CPW(Coplanar waveguide) 설계
c. Waveguide 설계



2. Matching

a. Transformer Matching 회로 설계
b. Ideal lumped elements Matching 회로 설계
c. Library의 lumped elements Matching 회로 설계
d. Single stub, Double stub 설계
e. Matching 방법의 결과비교, 장단점 분석, 사용할 방법과 그에 따른 이유



3. Filter 설계

a. Low-Pass filter 설계
b. Band-Pass filter 설계

본문내용

1. transmission line 설계
a. microstrip 설계
- 일반적인 FR-4 기판을 이용하여 50Ω line을 설계하시오.(sub. 두께 0.4mm, copper 두께 0.018mm)
- Teflon 기판을 이용 50Ω line을 설계하시오. (sub. 두께 0.205mm, copper 두께 0.018mm)
- 각 선로의 dispersion diagram을 plot하시오.
b. CPW 설계
- microstrip와 동일한 조건의 기판을 이용 두가지의 CPW 선로를 설계하시오.
- 각 선로의 dispersion diagram을 plot하시오.
c. waveguide 설계
- air를 매질로 갖는 waveguide를 설계하시오.(주파수 대역 Ka-band)
- SIW(Substrate Integrated Waveguide)를 이용 동일한 특성을 갖는 선로를 기판위에 설계 하시오.(teflon 기판, 두께 0.508mm)
- 두 waveguide의 dispersion diagram을 plot하시오.
- 두 waveguide의 특성임피던스, cutoff Freq.를 비교하고, 차이에 대해 설명하시오.
- 1GHz의 clock 신호가 있다. 이 신호가 waveguide에서 잘 통과할수 있도록 system을 설계하시오.

2. matching


a. 주어진 AMP.에 대해 transformer를 이용 matching 회로를 설계하시오.(1.9GHz)
-target 주파수 1.9GHz, 0~5GHz까지 plot하시오.
b. 주어진 AMP.에 대해 ideal lumped elements 이용하여 matching 하시오. (주파수대역은 a.와 같음)
c. 주어진 AMP.에 대해 library의 lumped elements 이용하여 matching 하시오. (주파수대역은 a.와 같음)
d. 각각의 모든 경우의 수의 single stub, double stub를 설계하시오.
e. 위 matching 방법의 결과를 비교하고, 각 방법의 장단점을 분석하시오. 또한 자신이 설계자일 경우 사용할 방법과 그에 따른 이유를 설명하시오.

3. filter 설계
a. T-DMB의 Spec.을 확인하고, 이 시스템에 알맞은 Low-Pass filter를 설계하시오.(Microstrip으로 구현)
b. 각 채널별로 LC 회로를 이용 Band-Pass filter를 설계하시오.

이 문제에 대한 설계(각종 ADS, HFSS, Matlab 파일, 발표 PPT 포함)

참고 자료

없음

압축파일 내 파일목록

설계발표.ppt
초고주프로젝트최종보고서.hwp
rectangular.hfss
SIW.hfss
system.m
시뮬레이션 사진그림/CPW(FR4)결과.jpg
시뮬레이션 사진그림/CPW(FR4)결과2.jpg
시뮬레이션 사진그림/CPW(FR4)회로.jpg
시뮬레이션 사진그림/CPW(FR4)회로2.jpg
시뮬레이션 사진그림/CPW(Teflon)결과.jpg
시뮬레이션 사진그림/CPW(Teflon)결과2.jpg
시뮬레이션 사진그림/CPW(Teflon)회로.jpg
시뮬레이션 사진그림/CPW(Teflon)회로2.jpg
시뮬레이션 사진그림/MS(FR4) 결과.jpg
시뮬레이션 사진그림/MS(FR4) 결과2.jpg
시뮬레이션 사진그림/MS(FR4) 회로.jpg
시뮬레이션 사진그림/MS(FR4) 회로2.jpg
시뮬레이션 사진그림/MS(Teflon) 결과.jpg
시뮬레이션 사진그림/MS(Teflon) 결과2.jpg
시뮬레이션 사진그림/MS(Teflon) 회로.jpg
시뮬레이션 사진그림/MS(Teflon) 회로2.jpg
시뮬레이션 사진그림/Thumbs.db
rectangular.hfssresults/Design_0.svcache
rectangular.hfssresults/HFSSDesign1.asol
rectangular.hfssresults/HFSSDesign1.results/DV24_S10_V0.matrix
rectangular.hfssresults/HFSSDesign1.results/DV24_S26_V0.matrix
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.profile
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0_P0.adp
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0_P1.adp
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0_P2.adp
rectangular.hfssresults/HFSSDesign1.results/DV24_S6_V0.matrix
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0.matrix
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.cmesh/current.fac
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.cmesh/current.hyd
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.cmesh/current.lin
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.cmesh/current.plk
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.cmesh/current.pnt
rectangular.hfssresults/HFSSDesign1.results/DV24_S5_V0.cmesh/current.sld
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/fields.bsp
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/fields.bst
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/fields.bst_0
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/fields.bst_1
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/fields.btn
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/ports.P
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort1.e1
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort1.h1
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort1.nvc
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort1_1.tvc
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort1_1.tvz
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort2.e1
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort2.h1
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort2.nvc
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort2_1.tvc
rectangular.hfssresults/HFSSDesign1.results/DV24_S7_V0_F25/WavePort2_1.tvz
rectangular.hfssresults/HFSSDesign1.results/DV24_V0.imesh/initial.fac
rectangular.hfssresults/HFSSDesign1.results/DV24_V0.imesh/initial.hyd
rectangular.hfssresults/HFSSDesign1.results/DV24_V0.imesh/initial.lin
rectangular.hfssresults/HFSSDesign1.results/DV24_V0.imesh/initial.plk
rectangular.hfssresults/HFSSDesign1.results/DV24_V0.imesh/initial.pnt
rectangular.hfssresults/HFSSDesign1.results/DV24_V0.imesh/initial.sld
SIW.hfssresults/Design_0.svcache
SIW.hfssresults/HFSSDesign1.asol
SIW.hfssresults/HFSSDesign1.results/DV16_S10_V0.matrix
SIW.hfssresults/HFSSDesign1.results/DV16_S26_V0.matrix
SIW.hfssresults/HFSSDesign1.results/DV16_S29_V0.matrix
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.profile
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0_P0.adp
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0_P1.adp
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0_P2.adp
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0_P3.adp
SIW.hfssresults/HFSSDesign1.results/DV16_S6_V0.matrix
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0.matrix
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.cmesh/current.fac
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.cmesh/current.hyd
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.cmesh/current.lin
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.cmesh/current.plk
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.cmesh/current.pnt
SIW.hfssresults/HFSSDesign1.results/DV16_S5_V0.cmesh/current.sld
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/fields.bsp
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/fields.bst
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/fields.bst_0
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/fields.bst_1
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/fields.btn
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/ports.P
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort1.e1
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort1.h1
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort1.nvc
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort1_1.tvc
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort1_1.tvz
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort2.e1
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort2.h1
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort2.nvc
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort2_1.tvc
SIW.hfssresults/HFSSDesign1.results/DV16_S7_V0_F25/WavePort2_1.tvz
SIW.hfssresults/HFSSDesign1.results/DV16_V0.imesh/initial.fac
SIW.hfssresults/HFSSDesign1.results/DV16_V0.imesh/initial.hyd
SIW.hfssresults/HFSSDesign1.results/DV16_V0.imesh/initial.lin
SIW.hfssresults/HFSSDesign1.results/DV16_V0.imesh/initial.plk
SIW.hfssresults/HFSSDesign1.results/DV16_V0.imesh/initial.pnt
SIW.hfssresults/HFSSDesign1.results/DV16_V0.imesh/initial.sld
설계문제/AG402-86.s2p.txt
설계문제/mcsil-setup.exe
설계문제/설계문제.hwp

전체 목록 보기