State Machine (Moore Model & Mealy Model) VHDL
- 최초 등록일
- 2008.12.26
- 최종 저작일
- 2006.09
- 3페이지/ 한컴오피스
- 가격 1,000원
소개글
State Machine (Moore Model & Mealy Model) 에 대해 설명
목차
◆ State Machine
- Moore Machine
- Mealy Machine
본문내용
◆ State Machine
- Combinational System은 시간과 상관없이 현재 들어오는 input에만 관여하는 시스템이라면 Sequential System 현재의 input 뿐만 아니라 이전(과거)의 input까지 output에 관여하는 시스템이다.
이 때문에 Sequential System은 ‘Combinational System + Memory` 같은 시스템으로 구성된다. Memory는 이전 input을 기억해야 하기 때문이며, 이 때 state라는 것으로 구분하게 된다. Memory는 flipflop 이나 latch로 실제 제작할 수 있다.
- Moore Machine : Output이 현재의 state에 의존하는 시스템.
현재의 input은 관여하지 않고 다만 next state를 판단함.
이것은 Moore machine 에 대한 예 중 하나이다. 여기서 output인 z는 현재 input에 의존하지 않으며 output logic에 의해서 결정된다. input x는 next state에만 관여를 한다.
Moore Machine의 state diagram 중 하나이다. state는 각각
0(00), 1(01), 2(10), 3(11) 이고, state 안의 0과 1은 output이다.
여기서 화살표 위의 0과 1은 input에 따른 state의 이동인데,
output은 state에 따라 변하는 것을 알 수 있다.
참고 자료
없음