• LF몰 이벤트
  • 캠퍼스북
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

4 Bit Ripple Carry Adder 제작 (VHDL)

*지*
최초 등록일
2008.12.26
최종 저작일
2006.09
4페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

VHDL 을 이용한 4비트 리플 캐리 가산기입니다.
프로그래밍 코드와 실험 결과 과정 등이 포함되어 있습니다.

목차

4 Bit Ripple Carry Adder 제작 (VHDL)

◆ Title : 4 Bit Ripple Carry Adder 제작

◆ VHDL Code

◆ Schematic Still Image

◆ Simulation Waveforms

◆ Make comparison between 1`s complement and 2` complement

◆ 고찰

본문내용

◆ Title : 4 Bit Ripple Carry Adder 제작

◆ VHDL Code

-- ::: micro_01.vhd :::

- component 를 이용하여 하나의 1비트 full adder를 만든 후 4개를 이어서 제작.
- 초기 carry는 ‘0’을 입력.
- 최종 carry는 Overflow 포트로 출력.


-- ::: full_adder.vhd :::

- exclusive OR, AND, OR 게이트를 사용하여 Full Adder 제작.

◆ Make comparison between 1`s complement and 2` complement

- complement(보수) : 어떤 수에 대하여 부족한 나머지 부분을 보충해주는 수.

- (r-1)‘s complement : 일반적으로 r진법의 n자리수의 수 N에 대하여, (r-1)의 보수는 (rn-1)-N의로 정의.
→ 10진수 546700에 대한 9‘s complement는 999999-546700=453299
→ 2진수 101100에 대한 1‘s complement는 010011.
(“101100“에 대하여 각 비트에 “111111”을 exclusive-OR을 시켜주면 010011이 나오게 된다.)

- r`s complement : 일반적으로 r진법의 n자리의 수 N에 대한 r의 보수는 N≠0일 때는 rn-N이고, N=0일 때는 0으로 정의.
→ 10진수 2389에 대한 10‘s complement는
(9999-2389)+1 = (7610)+1 = 7611.
→ 2진수 101100에 대한 2‘s complement는
(101100 XOR 111111) +1 = 010011 +1 = 010100.

참고 자료

없음
*지*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
4 Bit Ripple Carry Adder 제작 (VHDL)
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업