(전자공학) 가산 증폭기 실험

소개글

(전자공학) 가산 증폭기 실험 및 시뮬레이션을 첨부 하였습니다.

목차

1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과

본문내용

1. 실험 목적

가산 증폭기의 특성을 이해하고 가산기 회로의 설계기법과 동작을 관찰하는데 그 목적이 있다.

2. 관련 이론

가산 회로는 연산 증폭기의 가상쇼트를 잘 이용한 회로입니다．이 회로를 능숙하게 사용하면 연산 증폭기를 사용한 전기적 가감산을 할 수 있도록 됩니다.
전압 브리지를 이용하여 가산회로를 만들려고해도 잘 동작하지 않습니다．왜냐하면신호가 교차한 점의 전압이 일정하지 않기 때문에 ３개 신호가 다른 입력으로 흘러 들어가서 영향을 미치기 때문입니다．
그러나 연산 증폭기를 사용하면 연산 증폭기를 사용한 반전 증폭기의 특징인가상쇼트에 의하여 신호가 교차한 점의 전압이 항상 0V가 되기 때문에 입력 신호가 다른 입력에 영향을 미치는 일은 없어집니다．
3개의 입력 단자로부터 저항을 통하여 흐르는 전류는 키르히호프의 법칙에따라 합쳐집니다．

I = IR1 + IR2 + IR3

단, 각각의 저항에 흐르는 전류는 가각
IR1 = V1 / R1 , IR2 = V2 / R2 , IR3 = V3 / R3

이며 이 전류는 저항 R4를 통하여 출력단자로 흐릅니다．그에 따라 출력 전압은
Vo = -(R4) (V1 / R1 + V2 / R2 + V3 / R3)
가 됩니다．
이 회로에서는 세 입력을 가산하는 예를 소개했지만 실제로는 동일한 요령으로 입력의 수를 바꿀 수 있고 2∼5 입력의 회로에서 실용적으로 사용 됩니다．

용 도
신호를 서로 더하는 것에 사용되며 대표적으로 다음과 같은 예가 있습니다.
아날로그 컴퓨팅．PID 제어 회로 등에서 P I D 성분을 서로 더할 때 편리．
오디오의 믹서 회로, 전압의 미조정. 적당히 설정한 후 세밀히 설정한 전압을 서로 더하는 조정회로에 사용

참고 자료

없음