소개글
웨이퍼의 스크래치 방향과 다른 코팅 상태가 반도체 패키지의 휨강도에 미치는 영향에 대해 쓴
A+ 받은 논문입니다.
웨이퍼 표면에 스크래치를 안준것과 스크래치 각도를 각각 90, 180, 45도로 준 웨이퍼칩의 강도
차이와 에폭시의 첨가물질에 의한 강도 변화 차이를 나타낸 논문입니다.
목차
1. 서 론
2. 실 험 방 법
3. 실험 결과
4. 고찰
5. 결 론
6. 참 고 서 적
본문내용
1. 서 론
(Introduction)
최근 휴대용 전자 제품의 소형화에 따라 노트북, PDA, 휴대폰 등 전자 제품의 크기가 날이 갈수록 점점 작아지는 추세이다. 이러한 전자 제품의 경박, 단소화 경향에 대한 추세는 그 전자 제품을 이루는 전자 부품의 소형화, 경량화, 고성능화가 우선적으로 이루어져야만 이룰 수 있는 것이다. 그러나 메모리 용량의 증가는 IC 칩 면적의 확대를 필요로 하기 때문에 메모리
반도체 조립기술은 패키지 면적 보다는 두께를 줄이는 방향으로 발전되어왔다.1) 이러한 방향은 집적 회로의 복잡성 증가, 성능의 향상은 반도체 패키지 입출력부분의 고밀도, 고성능을 요구하게 되고, 그 결과 반도체칩의 여러 종류의 패키지 기술의 발전을 이끌게 되었다.2) 그 대표적인 예가 면 배열과 표면 실장형 패키지 기술이 개발되고 BGA(Ball Grid Array), CSP(Chip Scale Package), Flip-Chip 등이 예로들 수 있다. 이러한 패키지 기술로써 입출력부분의 고밀도와 고성능으로 동시에 전기적 신호의 이동이
Fig. 1. Silicon chip sample
신속한 이동이 가능하게 되어 전자 부품의 패키지 기술로써 각광을 받고 있다.
이와 같이 실리콘 칩의 두께를 너무 얇게 하는 경우 칩 crack의 생성으로 인해 패키지의 심각한 신뢰성 문제를 유발시킬 수 있다.3) 이와 같은 칩 crack 관련 반도체 패키지 신뢰성 문제는 에폭시 수지 성행재료로 조립되는 반도체 제품의 경우 특히 심각한 것으로 보고되고 있다.
참고 자료
1. S. M. Lee, "The Effect of Wafer Back-Grinding Process on Flexural Strength of Semiconductor Chips", 2005, 65p
2. Ki-Tae Kim, Young-Seok Oh, "A study on image processing algorithm for solder ball inspection of BGA(Ball Grid Array) Package", 2000, 264p
3. S. M. Lee, "A study on Fracture Strength of LOC Packages with Silicon Chips", 2006, 181p
4. Y. S. Lee, "A study on the thermal properties of underfill in flip-chip package", 2005, 87p
5. J. K. Do, "Studies on the Thermo-physical Properties of Epoxy Molding Compounds for Micro electronic Packaging", 2001, 18p
6. 김부안, 신동우, “세라믹스 파괴 특성”, 반도출판사, pp. 22-23
7. 한국 세라믹 학회 교육 위원회, “세라믹 실험”, 반도출판사, pp. 139-145
8. S. M. Lee, S. M. Sim, Y. W. Chung, Y. K. Jang and H. K. Cho, "Fracture Strength Measurement of Silicon Chips", Jpn. J. Appl. Phys., 36, 6A, 3347 (1997)
9. J. S. Park, "Analysis of deformation and cracks in multi-chip packages", 2006, 19p
10. K. O. Lee, "Thermo-mechanical reliabili-
ty of benzocyclobuten and adhesion of BCB-passivated WLCSP", 2002, 73p
한컴오피스 
